| Server IP : 80.87.202.40 / Your IP : 216.73.216.169 Web Server : Apache System : Linux rospirotorg.ru 5.14.0-539.el9.x86_64 #1 SMP PREEMPT_DYNAMIC Thu Dec 5 22:26:13 UTC 2024 x86_64 User : bitrix ( 600) PHP Version : 8.2.27 Disable Function : NONE MySQL : OFF | cURL : ON | WGET : ON | Perl : ON | Python : OFF | Sudo : ON | Pkexec : ON Directory : /usr/share/locale/es/LC_MESSAGES/ |
Upload File : |
�� � L� � | �h 5 �h �h i 'i )i
Cj Qk $ Wk |k �k �k �k �k ( �k v l �m ? �q C �q P r C or 7 �r > �r ? *s 6 js $ �s 0 �s 3 �s & +t F Rt �t K �t . u 1 1u 1 cu 2 �u ; �u R v % Wv [ }v 6 �v @ w L Qw �x �x �x �x 8 �x N y C ly � �y � 1z [ �z ; { W T{ M �{ B �{ " =| g `| C �| 3 } 1 @} @ r} Y �} ?
~ H M~ C �~ 5 �~ � � � t 9� � �� v }� � � 1� 4 E� s z� � ( � 3 -� * a� 3 �� �� " ۃ �� � #� 0 /� % `� �� $ �� ) ? � \ ,� f �� I � : :� � u� E � [ L� K �� 7 � 7 ,� L d� O �� B � 2 D� ? w� = �� � �� ; y� �� @ ʋ > � I J� A �� ; O � ' b� F �� = э D � C T� A �� " ڎ [ �� � Y� } *� > �� > � , &� K S� > �� H ޑ ; '� " c� A �� @ Ȓ D � j N� 9 �� 3 � @ '� L h� < �� K � � >� Օ H ߕ E (� E n� P �� F � . L� ? {� ] �� A � [� � |� /
� 0 =� E n� k �� D � : e� : �� 4 p � 3 �� 4 �� > � 4 )� q ^� � П � y� < � 6 D� � {� E � 9 U� 2 �� 3 ¢ 5 �� ,� 6 M� 2 �� / �� B � 5 *� < `� + �� @ ɤ 4
� A ?� i �� B � � .� � �� G C� . �� , �� T � M <� F �� T Ѩ B &� 0 i� ; �� = ֩ > � ? S� ? �� A Ӫ 1 � A G� E �� G ϫ i � D �� O Ƭ | � H �� L ܭ Q )� , {� � �� B .� ? q� " �� < ԯ N � B `� 8 �� " ܰ " �� H "� O k� �� e Ų 1 +� ]� $ b� % �� ! �� & ϴ % �� 6 � # S� % w� % �� % õ % � % � # 5� # Y� }� & �� * �� � ߶ 2 �� 3 �� 1 � " $� 2 G� ' z� �� �� ٸ �� 4 � F� V� i� �� �� �� ' �� & ¹ ( � ' � 0 :� ) k� " �� ) �� - � 1 � 7 B� $ z� + �� ˻ � �� �
� � =� ! M� o� �� �� �� ʼ * � (
� 6� & P� 8 w� # �� Խ � � .� " H� - k� . �� - Ⱦ 3 �� # *� J N� J �� 1 � � 8 )� b� # q�
�� # �� � % � 3
� A� ` U� ` �� & � >� _� � 1 �� 5 �� 1 � 3 :� 5 n� 8 �� N �� 8 ,� * e� 0 �� ! �� D �� (� 5� ! B� d� 1 s� + �� �� �� B �� ;� D X� �� �� �� �� �� - � C� X� y� % �� �� , �� % �� $� 5� B =� �� �� � �� E C� + �� �� ( �� 1 �� " ,� $ O� k t� �� 7 �� 4 7� , l� �� ' �� . �� @ � m Q� � �� / �� % �� �� ; � & P� � w� � � ' �� e "� - �� $ �� �� W �� � F� M �� 6 ,� � c� 1 � B L� 2 �� > �� G � M I� W �� W �� F G� 4 �� �� 2 �� + � � ?� : �� 9 :� : t� 9 �� O �� g 9� � �� W \� & �� U �� M 1� 9 � d �� ' � M F� J �� I �� F )� 7 p� @ �� 0 �� M � u h� p �� d O� 9 �� ) �� 7 � e P� � �� / <� : l� � �� 4 1� f� x� " |� " �� ) � � $ � " '� J� # `� 6 �� " �� 3 � 2 � E� X� s� 0 �� 3 � 4 �� 2 ,� " _� $ �� 2 �� 3 � � � 3� 3 O� K �� , � - �� . *� 1 Y� . �� 2 �� 1 � ) � 0 I� 7 z� 4 �� 0 � # � <� 3 ]� 2 �� 4 � 3 �� -� M� j� ( �� / �� # � 1 � 2 4� 2 g� $ �� �� & � ' �� ' '� O� l� �� * �� 6 � # # 0 T o $ � ! � " � � ' / I - _ � � ! � � . � + % ; Q " � � � ! � , 8 2 6 k 1 � 4 � * 4 F + \ ? � 9 � * * - 3 X ) � � � � 6 . S * � � + � � / C $ d , � # � � 7 � 1 0 0 b 6 � � � 1 � 4 * 3 _ � � � 7 � 5
4 P
, �
( �
$ �
# - $ ) R | E � & � 4 9 N 6 � 4 � 3 � (
F
a
y
5 �
4 �
3 �
' * R o : � & � A � 6 0 g 4 � 3 � / � 7 ( W ) � � 1 � , � 1 # F U E � 0 � $ ' = e G � 8 � # ! ' & I p � � � % � G
& R ! y D � # � $ ' A , i > � ) � ! � ' ! 8 I ' � % � + � � 7 W i + � � � � � ) D & a � " � � � ) " ) L $ v " � ) � � ) # - ) Q ' { M � - � | % 3 � R � ( ) 5 R 5 � � � { � 7 � � ( � % � 4 > ' s % � 5 � * � O " 4 r 0 � 2 � % 1 E 3 I % } + � � � ! � ! # �& D �& 8 '' % `' . �' 4 �' 1 �' i ( C �( �( $ �( D ) & Q) x) �) �) �) �) ! * Z 7* 7 �+ �+ ! �+
, 6 ), ( `, ; �, �, " �, - ! - " 9- ( \- * �- . �- % �- ! . 6 '. 1 ^. ' �. C �. 0 �. -/ B/ ^/ ! |/ ' �/ �/ �/ �/ 0 6 10 h0 ~0 �0 �0 �0 �0 �0 A 1 V1 " l1 % �1 �1 # �1 5 �1 )2 ( 52 ) ^2 �2 ! �2 �2 �2 �2 �2 3 ! 53 W3 r3 0 �3 �3 �3 : �3 64 L4 > l4 ' �4 �4 �4 + 5 - .5 # \5 �5 ) �5 �5 �5 $ �5 4 6 $ K6 + p6 �6 / �6 �6 ! 7 4 '7 \7 - |7 ) �7 = �7 ! 8 48 1 R8 ( �8 : �8 �8 3 9 : ;9 = v9 - �9 3 �9 # : & :: a: s: �: & �: �: �: �: ; , +; X; " y; �; �; �; �; 2 < 6 N< �< % �< - �< $ �< # = 1 6= 2 h= 0 �= 5 �= > > 3 1> 2 e> �> �> ! �> $ �> ! �> ? E A? - �? F �? M �? . J@ - y@ 1 �@ = �@ 2 A 2 JA & }A ' �A / �A ? �A B <B 0 B W �B - D % 6D , \D % �D �D T �D E % 8E % ^E < �E # �E 9 �E 9 F < YF ! �F �F �F & �F G ' 9G 4 aG O �G �G ' �G $ 'H LH " iH �H " �H ( �H �H I +I = CI �I ' �I �I �I �I J %J # -J 1 QJ �J 5 �J 3 �J *
K " 8K [K hK uK �K �K " �K �K �K �K 7 L QL oL �L �L �L �L �L M % M . CM rM ( �M ) �M / �M N ' +N 0 SN * �N �N �N 6 �N O * 'O RO # eO + �O �O 2 �O . P /P EP VP # gP , �P # �P �P ' �P % Q * 9Q
dQ % rQ ! �Q % �Q ? �Q ( R # IR ) mR 3 �R + �R < �R 4 4S % iS + �S : �S : �S ? 1T + qT 3 �T 7 �T 8 U , BU % oU - �U ( �U < �U )V 1 CV uV 3 �V % �V �V <
W
JW UY tY 3 �Y �Y �Y �Y 4 Z GZ $ gZ �Z �Z �Z + �Z ) [ , 8[ @ e[ . �[ �[ " �[ + \ $ ;\ ) `\ �\ � �\ $ s_ . �_ / �_ $ �_ ' ` * D` . o` * �` �` ? �` ) (a Ra ga 7 �a 1 �a 9 �a + *b Vb 7 sb . �b �b �b c #c # 4c Xc pc @ �c O �c / d 3 Dd / xd 6 �d 1 �d 4 e = Fe O �e J �e > f * ^f + �f 6 �f , �f , g ) Fg * pg 2 �g ) �g & �g + h 1 Kh . }h < �h �h 0
i ;i 2 Yi ( �i / �i 1 �i 0 j 0 Hj ' yj 0 �j ' �j . �j 0 )k # Zk + ~k 2 �k �k �k l 3l Sl 5 sl 7 �l �l " �l !m 1 7m ; im �m �m 0 �m 3 n 4 Dn 2 yn ] �n ,
o 7o - >o 1 lo 1 �o 2 �o / p - 3p . ap ; �p : �p # q + +q - Wq + �q + �q - �q # r ) /r 4 Yr �r R �r ( �r B (s . ks A �s 5 �s , t . ?t s nt k �t Nu ku �u �u + �u �u v " v + =v ! iv & �v + �v 2 �v % w / 7w 1 gw �w �w I �w x ! 3x Ux ( ux 7 �x , �x 0 y $ 4y F Yy ) �y ' �y ( �y * z ( Fz . oz & �z " �z �z { "{ :{ U{ k{ �{ # �{ �{ # �{ $ | " +| & N| % u| �| �| �| �| & } & ;} b} & �} �} �} �} ( �} # ~ # A~ # e~ �~ ! �~ �~ �~ $ $ . % S y � ( � & � " � '� / F� + v� + �� 2 2 � 7 4� 7 l� �� / �� = � .� L� * ^� �� �� " � � & � ( ?� h� �� �� / ƃ / �� &� @� 0 a� �� �� ( �� � � � *� 9� 1 Q� �� �� �� 1 6
� A� R� f� ~� �� = �� �� � " 3� ! V� ! x� ! �� ! �� + އ (
� 8 3� ! l� " �� ! �� ӈ � � $ � B� * U� + �� 8 �� � �� � % ;� * a� 1 �� - �� ' � 3 � ( H� % q� @ �� ؋ � ; � B� & S� 2 z� - �� ی & � � 8� * P� 7 {� 8 �� 9 � 9 &� 2 `� ' �� ' �� �
�� & � - .� 3 \� 2 �� H Ï � " (� ( K� � t� a� $ |� 4 �� % ֒ " �� 0 � P� i� �� �� ɓ � � '� . G� � v� ( W� ! �� �� . �� � 9 �� 2� >� Y� k� u� �� �� $ �� ۘ " � � � 9� K� + k� / �� " Ǚ * � � 7 5� m� �� �� �� Κ ߚ 2 �� 2� 2 R� < �� כ � 7 � 6 F� - }� 5 �� 6 � $ � =� ?� ^� ; |� b �� & � 5 B� x� �� / �� % ̢ 1 � $� 6� P� h� $ �� �� ' �� ! � 4 � >� O� ! d� �� �� �� ͤ # � ) � 1� @� ^� ! w� �� ! �� # ֥ �� � (� <� M� # a� �� , �� B æ & � 2 -� `� 1 �� 2 �� 1 � : � # S� + w� & �� ' ʨ % � ' � % @� 9 f� $ �� ũ = � A "� B d� B �� � & �� $ !� . F� - u� �� ) ë ' � & � % <� b� �� ( �� # �� " � � 1 !� S� ) m� * �� 5 $ �� < � 0 Z� ) �� ( �� * ޮ . � . 8� , g� �� \ �� N � , _� + �� �� ز D �� 9 >� x� �� . �� % � � , +� 1 X� - �� - �� / � R � ! i� �� 9 �� 2 � 4 �
M� [� q� " �� $ �� Ѷ ? � A *� + l� 0 �� , ɷ , �� w #� * �� ƻ $ � ( � * 0� [� u� 2 �� �� 7 ܼ 6 � < K� ' �� �� ν - � . � G� J� Z� `� � j� ! D� $ f� $ �� " �� ӿ � � "� :� ! N� p� 7 �� � ; � � " 6� # Y� ! }� ? �� 8 � 9 � R� D p� , �� 0 �� 5 � I� 2 j� �� 2 �� " �� 7 � % >� d� }� � �� - �� H �� / � ) 3� 2 ]� �� �� 7 �� �� � ) 3� ]� }� �� �� �� ; �� : !� 9 \� - �� $ �� 6 �� E � 2 f� , �� 4 �� C �� 4 ?� C t� A �� , �� + '� a S� % �� 5 �� $ � - 6� - d� �� 3 �� ) �� 6 � 0 E� v� �� - �� �� �� . � 5� P� 0 k� ! �� + �� �� ��
� - '� . U� = �� D �� ! � ) )� / S� % �� �� �� �� * �� #� / 5� 3 e� ' �� �� ( �� ( � % 0� % V� ' |� : �� ; �� < � 7 X� �� 4 �� % �� 8 � O D� 4 �� 7 �� * � ) ,� ) V� ) �� ] �� - � . 6� , e� � �� % 9� , _� 1 �� 7 �� - �� > $� + c� 1 �� ( �� 5 �� 4 � U� 0 t� �� �� �� ! �� � ' &� N� h� ~� �� 4 �� �� $ � 4 .� c� 3 y� 3 �� T �� / 6� < f� / �� ' �� �� 2 � + K� ) w� ) �� , �� , �� 5 %� % [� $ �� 0 �� " �� �� 0 � " E� & h� 1 �� 6 �� 3 �� , ,� Y� % n� �� �� ! �� �� �� � )� J� c� z� �� �� �� * �� ! �� � 1 .� `� |� ! �� / �� �� � %� ( :� ! c� �� �� ( �� �� �� � � # <� `� |� % �� �� �� ) �� (� F� g� �� 3 �� " �� �� � 3 -� & a� & �� 8 �� $ ��
� '� " D� ) g� �� & �� ' �� �� � ) 0� Z� # y� �� �� �� �� - � 0 1� # b� 4 �� �� �� & �� S � J s� �� 5 �� 2 � 2 D� 1 w� 7 �� = �� @ � @ `� �� �� f �� 9� 0 X� & �� ; �� �� + � 5� ! H� j� � �� > J� + �� - �� 9 �� 8 � 2 V� 1 �� 1 �� / �� . � L� < j� �� % �� & �� & � :� & X� � $ �� �� �� �� � +� i F� k �� ; � X� q� 3 {� 3 �� 7 � . � ( J� s� �� �� �� ; � ( � ) F� - p� $ �� 6 � ) �� , $� Q� * c� * �� 7 �� 4 � ! &� H� i� # �� �� ( � � � / 0� + `� 3 �� 3 �� - � " "� E� _� x� " �� �� � �� $ � 7� ! T� > v� $ �� � �� , � % E� k� & �� ' �� ' � & �� %� : >� % y� * �� + � �� < < M � � � � � ) H g $ � - � ( � % I ( 3 r ' � / � � + # D # h � * � % � � # 9 O c / x � ) � �
+ & 7 " ^ � � � � � f x � � � ! � A ] < | & � � M @ N � - � / � D Q n � � � 3 �
-
, J
) w
! �
�
' �
' ` 3 , � * � ( � 4 0 J . { � � # � 0
* ?
j
�
* �
& �
1 �
/ ) * Y C � # � � - B V q � , � 8 � 6 � 8 3 6 l 2 � 4 � 3 R
q ) # � ! � � * K a ! u � ) � � � $ : . S 2 � � � ' � , * B $ m � � � � � $ 6 N 5 o ) � = � <
J a " z & � 4 � " � ( E d w � � % � � & < S i 6 � * � � � " C b n % � ) � � � , I _ { � # � � $ � * 7 b y B � A � ! A ] n � � � 8 � & 3 5 9 i 6 � " � # � ! ! C % \ + � � & � � $ 4 ( H q * � . � � & $ + > P � , � & � ' ! / ,! \! , {! 8 �! �! �! & " ' ;" c" ) �" �" �" ' �" (
# + 6# 3 b# �# �# �# �# �# $ $ D 4$ y$ 6 �$ \ �$ $ % D% V% i% �% - �% ) �% �% & && & F& * m& 1 �& �& �& �& ' 2 4' g' z' * �' + �' �' " ( 3 +( # _( & �( ' �( ) �( ! �( ) ) 0) - Z) 0 �) ^ �) 7 * 7 P* ' �* * �* �* �* % + 9 ?+ y+ # �+ �+ - �+ D , Q, ( q, �, ) �, 1 �, - 2 -- `- 6 �- ! �- 3 �- 0
. 1 >. p. 1 �. �. ! �. - �. 9 -/ : g/ / �/ # �/ / �/ # &0 1 J0 |0 * �0 - �0 4 �0 . *1 5 Y1 / �1 0 �1 * �1 2 +2 # H2 & l2 �2 �2 �2 �2
3 .3 N3 a3 ! z3 & �3 & �3 �3 7 4 5 @4 0 v4 �4 �4 ^ �4 :5 * Z5 4 �5 ) �5 ) �5 ) 6 % 86 ^6 6 �6 �6 - �6 7 %7 3 C7 . w7 �7 �7 �7 ( �7 '8 8 ?8 ) x8
�8 / �8 / �8 % 9 69 ' M9 ! u9 �9 # �9 & �9 " : ) $: # N: ( r: �: �: �: $ �: C ; I; 6 Y; �; �; . �; �; - < ) 5< * _< % �< �< 1 �< - �< + = 2 H= * {= / �= C �= & > A> , a> , �> �> ? �> E ? ]? 4 |? : �? = �? . *@ ' Y@ �@ �@ - �@ # �@ "
A 8 -A 7 fA : �A : �A B C 0B # tB �B �B " �B < �B $ C ( =C " fC + �C C �C @ �C & :D aD vD �D �D �D �D % �D $ #E HE aE tE �E - �E �E & �E F " (F KF , fF 4 �F �F ( �F G (G $ IG nG 2 �G �G % �G H H )H BH ^H ' qH + �H ) �H $ �H I # 5I 2 YI �I ! �I �I �I �I J J # 1J UJ aJ �J �J �J �J = �J ' .K VK % fK
�K �K �K �K �K �K : L $ LL qL �L �L �L �L % �L ! M 3M MM 7 lM 1 �M $ �M * �M , &N " SN $ vN �N 7 �N ? �N 4O 4 MO $ �O $ �O * �O �O P 'P 4 EP zP �P * �P �P �P * �P "Q : 9Q tQ �Q �Q = �Q
�Q �Q R R ( &R 0 OR 1 �R # �R " �R + �R %S & @S < gS 5 �S # �S # �S + "T NT ) nT ( �T ) �T �T U 1 U . NU }U �U �U �U �U �U ( V ( 7V `V xV + �V " �V + �V
W +W 1 GW yW 8 �W 9 �W , X 9 9X sX �X �X �X �X �X 4 �X 1 Y @Y % OY uY �Y �Y �Y �Y % �Y $ Z DZ $ ZZ Z $ �Z * �Z �Z -
[ " 8[ / [[ + �[ �[ + �[ � �[ z\ $ �\ �\ ! �\ �\ $ �\ ] 4 ] T] 0 t] 4 �] �] $ �] ^ $ 5^ % Z^ " �^ ! �^ �^ + �^ * _ " :_ ]_ & j_ P �_ �_ �_ # ` (` ?` Z` {` �` % �` �` 7 �` 3 2a fa �a �a �a ( �a " �a # b & >b ) eb �b ' �b �b T �b 2 <c oc �c 1 �c @ �c A d ) \d �d $ �d �d �d �d ( e He fe " �e 3 �e 5 �e G f * [f 3 �f & �f 3 �f ; g Qg * hg + �g $ �g . �g ' h # ;h & _h 6 �h / �h �h , i ' 1i ! Yi " {i �i ( �i ' �i j )j % <j bj }j �j �j 9 �j �j ) k /k Hk ! bk �k �k �k # �k l l l 7l 1 Ql ( �l / �l �l �l # m # 9m ]m , {m �m �m �m " n ) $n Nn ! en . �n �n �n ( �n + o ( <o & eo �o �o �o 4 �o 4 p Qp 2 ip ' �p ' �p & �p & q " :q ]q 2 }q ; �q < �q / )r Yr # wr 2 �r & �r �r ) s ! 9s [s vs �s 2 �s 1 �s ) t + >t & jt �t 4 �t % �t % u " .u 6 Qu @ �u F �u # v 0 4v 8 ev 2 �v . �v 1 w 2 2w 1 ew 1 �w 6 �w 9 x :x & Zx % �x ' �x 0 �x & y & 'y - Ny 0 |y + �y * �y * z * /z ! Zz ) |z 1 �z 1 �z 0
{ 0 ;{ ( l{ 1 �{ & �{ & �{ 4 | 5 J| # �| ! �| # �| ) �| } 5 /} # e} # �} I �} 4 �} ,~ M~ n~ �~ ! �~ �~ B �~ % * < P " � ! � $ � ' � B � D b� " �� / ʀ 5 �� 1 0� # b� $ �� 0 �� ) ܁ * � * 1� : \� = �� / Ղ � * #� ) N� : x� C �� % �� ' � ( E� / n� / �� 8 ΄ ' � 3 /� - c� ) �� 5 �� 3 � 3 %� 0 Y� 5 �� 6 �� 2 �� A *� 1 l� 9 �� / ؇ > � ? G� 7 �� > �� 9 �� - 8� f� + �� % �� ։ % � 3 � 2 M� �� �� ! �� ܊ �� � ) =� g� ( �� % �� ) ! � #� B� $ _� �� �� �� " �� � .� J� `� u� �� �� Í � � � (� @� Z� y� ) �� + �� J � # 4� 8 X� �� ) �� Џ � � ) � & I� p� " �� �� А � �� � 9 7� q� " �� ! �� 7 Ǒ 7 �� . 7� > f� > �� F � J +� @ v� 2 �� , � � 9 5� " o� �� ! �� є � 6 � :� % M� ) s� ) �� Ǖ ! � � f � �� �� �� ˖ � � � ; 5� / q� �� �� & З �� � .� # M� 1 q� �� & �� � 1 �� 1� # P� t� 1 �� י � � � 7� D� b� |� �� , �� � X � Z I� �� 1 �� ' � � + '� S� i� % y� 7 �� ל � A � G� ^� u� �� �� < " �� . "� . Q� . �� . �� . ޞ 0
� / >� - n� / �� ) ̟ ( �� ( � & H� ( o� �� . �� @ ؠ " � <� X� # o� , �� 3 �� � � -� I� `� # y� �� % �� � � * � 3� " O� r� - �� �� ̣ & � 2 � . <� k� �� �� �� ؤ � � (� A� " _� �� �� �� Υ ' � � " 1� ) T� ) ~� ) �� Ҧ � �� � .�
C� 5 Q� �� �� 3 �� � � � 8� U� i� x� �� �� ¨ ۨ �� ! � # ?� c� �� �� �� ߩ �� � .� C� % X� % ~� �� �� * � � +� H� `� }� �� ! �� ҫ 4 � $ � " E� h� �� �� 9 �� = �� 4� N� C h� # �� Э ; � *� @� . V� �� �� $ �� # Ѯ
�� � � ) ,� ) V� ) �� + �� * ֯ � 8 � 9 L� * �� 9 �� ; � ; '� < c� . �� / ϱ & �� J &� 6 q� 0 �� $ ٲ �� X � u� * �� E �� : �� 7� @ L� / �� �� ݴ H � / 9� B i� 7 �� " � ' � , /� \� & z� " �� Ķ V � V 8� 5 �� L ŷ 0 � # C� g� �� ! �� ø � � 7 � 9 W� �� " �� й ? � ' /� W� u� �� - �� $ ź � * �� $� ;� N� d� q� }� �� �� �� $ �� # � + �
5�
C� Q� [� m� �� �� �� 2 �� ּ � �
� � *� @� R� i� �� �� ' �� + �
� � 4� J�
a� o� �� �� �� ;
� " �� � 6 1� h� ��
�� �� �� ӿ � + �� % $� J� `� s�
�� �� �� � � � ) �� )� 8� H� d� �� / �� : � " � , 1� ^� w� �� �� " �� �� �� � � (� G� V� j� ~� �� �� ��
�� , �� �� % � >� - Y� ! �� " �� 5 �� � !� >� + [� �� / �� - �� $ � +� @ =� ~� $ �� �� �� �� �
� .� 0 K� |� �� �� �� G �� � >� _� s� ( �� $ �� 3 �� ' � 4 1� ! f� �� ( �� �� ( �� � 4� ' R� U z� D �� - � * C� " n� ) �� �� # �� �� � 1� P� ( q� �� / �� 8 �� � ) <� ( f� ' �� �� . �� * �� , )� V� " t� 0 �� �� . �� � ! 1� S� ( n� �� �� . �� � � B 0� s� * �� @ �� �� * � # J� 2 n� + �� �� # �� � ,� @� Y� y� �� �� �� �� �� $ � :� [� 3 |� 6 �� # �� , � - 8� * f� �� �� �� 2 �� ' � + >� 1 j� : �� 9 �� Z � . l� 0 �� ' �� �� ) � . 3� / b� % �� 9 �� J �� = =� A {� > �� ; �� 8� @� ^� * ~� �� �� 9 �� ) � . C� r� �� ( �� �� ! �� " � 6 /� 1 f� 8 �� ! �� " �� ! � 8� P� # k� �� �� �� �� % �� � ;� 3 [� 1 �� 2 �� �� � 2 !� 1 T� ( �� * �� �� �� � *� 7 ;� 0 s� ) �� �� 1 �� & � =� S� * s� �� * �� 6 �� � , )� 0 V� 5 �� �� �� �� & � ?�
I� W� d� �� D �� �� ! �� ! � $ 3� / X�
�� �� 6 �� �� �� " �� � ' &� ( N� $ w� ) �� & �� % �� � - 3� . a�
�� �� % �� �� � $� C� : d� 2 �� % �� " �� � 5 7� m� 3 �� �� 4 �� ! � 2� % R� 4 x� ) �� ) �� & � " (� 4 K� �� �� �� % �� ! �� ' � " G� 0 j� , �� �� �� A �� 4� I� e� 0 z� , �� 1 ��
� "� ' B� j� z� �� ( �� �� % �� � ,� =� N� ! `� �� �� $ �� % �� # � ( *� > S� ) �� $ �� E �� - '� . U� 5 �� ! �� �� & �� : � ) [� �� @ �� �� �� � & 8� % _� �� �� �� �� �� � +� ) L� & v� �� �� D �� � 7� ! W� y� �� �� �� �� � � - 6� d� ' ~� , �� ( �� 8 �� 0 5� 2 f� �� �� � � �� $ � 7� # Q� : u� 8 �� � � � 7� O� 5 g� �� - �� , � +
� 9� $ P� / u� 1 �� � 0 � 0 � L� k� �� �� �� , � I �� , H� u� D �� � 1 � � � ' 8� 5 `� 3 �� ! � , � ( � @ B� > �� " � ' � '
� ) 5� J _� F �� @ � J 2� / }� 1 �� : � 6 � 1 Q� ( �� 4 �� 6 � 8 4 Q F � = � # % / & U
| 0 � & � " � 2 + 5 % a # � 5 � ! � + / ; U s ' � � � , � C
% N t � � < � M j � � 0 � 5 � % " H : f # � � D � 0 ( B : k - � % � + � & ' A ' i ( � & � 0 � . A G U ' � � � 0 � * )
5 T
+ �
% �
6 �
+ $ G l 5 v . � � % � , ; + h # � # � - �
' )
Q
+ m
�
, �
* �
% 6 W = k 1 � � ' � 3 ) 4 ] � % � % � � , ) K ' u ( � # � * � 7 * M " x ( � � ' � , - 4 + b � ( � � D � * ' G > o 4 � 9 � 7 ' U 2 } r � ' # 8 K + � " � # � , � + $ @ P 5 � 4 � � % 7 B ) z - � � � > � 5 6 8 l / � - � * 0 . 6 _ 2 � ; � & & 3 M � � � � * � $ 3 , 3 ` � � ' � " � # + & , R # � , � � * = h z 1 � � % �
$ ? Y r � % � % � * � 0 M % b , � 1 � : � ! " < D < � . � ! � ! ,! I! = b! �! * �! 7 �! " ! ;" ]" p" " �" % �" �" �" + �" ! # ?# % Z# . �# �# �# �# $ ! !$ " C$ f$ �$ ! �$ �$ �$ ! �$ # % ) ?% - i% + �% + �% 5 �% 4 %& % Z& / �& �& �& �& , �& # ' D' ^'
z' % �' ! �' �' + �' ( 3( J( d( # �( ' �( ' �( 0 �( )) 1) N) k) �) �) " �) �) �) * * ?* P* b* }* $ �* �* �* �* + $ + A+ [+ w+ �+ �+ �+ ! �+ �+ ' , 0 ., _, G �, �, �, # �, % - ' F- n- �- �- F �- �- . -. K. b. q. �. �. �. " �. �. �.
/ / 3/ N/ A g/ ) �/ $ �/ $ �/ ! 0 ?0 ' `0 2 �0 �0 ! �0 �0 1 +1 % ?1 e1 {1 �1 �1 �1 �1 2 (2 G2 e2
2 �2 �2 + �2 - �2 3 6 63 * m3 �3 �3 * �3 / �3 *4 ? K4 �4 : �4 �4 �4 . 5 J5 \5 u5 �5 �5 �5 " �5 �5 6 16 P6 ! o6 �6 �6 �6 �6 7 7 0 =7 1 n7 + �7 ! �7 �7
8 " &8 " I8 l8 �8 % �8 �8 . �8 " 9 $9 B9 % \9 �9 �9 �9 �9 �9 " : ': ! >: * `: �: " �: $ �: �: ; .; A; W; r; �; ' �; ! �; �; < % '< M< b< y< , �< �< �< �< �< = = /= @= R=
e= s= �= �= �= �= �= �= �= �= > > #> 5> F> X> j> |> �> �> �> �> �> �> �> ? ? +? >? M? ^? m? ~? �? �? �? �? �? �? @ @ /@
?@ - M@ ) {@ �@ , �@ + �@ 0 A 0 AA rA 2 �A 1 �A & �A B /B KB hB 1 oB �B $ �B ) �B C " 'C JC kC ! �C , �C " �C " �C , D 3 LD , �D ( �D ' �D b �D aE tE �E �E �E ! �E F 1F JF _F tF 3 �F �F �F & �F . #G < RG 1 �G 0 �G + �G A H % `H - �H ' �H : �H % I =I ! VI ( xI " �I ) �I 4 �I - #J QJ hJ # }J D �J # �J +
K 6K SK � dK 7 *M bM zM �M h �M E �N CP / IP yP �P �P �P �P ) �P � Q � �R F VW F �W S �W D 8X = }X I �X D Y ; JY % �Y 5 �Y 8 �Y + Z N GZ �Z T �Z / [ < 6[ : s[ ; �[ D �[ Z /\ ( �\ o �\ ? #] J c] � �] ?_ P_ V_ ! l_ 9 �_ f �_ P /` � �` � a n �a ? b r Wb d �b G /c & wc g �c D d 8 Kd 6 �d D �d ~ e F e U �e b f 9 f � �f � �g � Rh
�h � �i gj ! �j �j < �j y �j sk ( �k < �k , �k 8 l Ul & pl �l �l �l A �l &
m 1m $ Hm - mm K �m g �m q On G �n G o � Qo M �o d @p P �p @ �p I 7q W �q [ �q S 5r , �r I �r B s � Cs = �s 7 t E Gu @ �u V �u D %v B jv [ �v % w S /w A �w P �w H x E _x & �x o �x � <y � "z T �z R { ) _{ N �{ A �{ K | > f| & �| B �| I } U Y} x �} = (~ = f~ J �~ P �~ ; @ U | � � s� S }� N р N � ] o� R ́ . � = O� u �� J � # N� � r� � � 4 �� I ȇ s � K �� = ҈ = � 7 N� � �� 4 � 7 =� A u� ? �� � �� � x� � +� T 9 � � Q� S � = <� 7 z� 6 �� < � ( &� 7 O� 5 �� 5 �� E � ; 9� B u� - �� o � I V� G �� p � s Y� � ͒ � �� � p� 2 � - &� X T� T �� N � Z Q� E �� 2 � E %� D k� E �� F �� F =� H �� 2 ͘ H � P I� O �� p � G [� [ �� �� R � T қ P '� . x� � �� J 0� E {� & �� L � Z 5� E �� D ֞ & � & B� Q i� m �� ! )� � K� 3 � H� $ M� 2 r� . �� 3 ԣ 6 � B ?� 0 �� 9 �� 9 � 9 '� 9 a� 6 �� 4 ҥ 0 � 8� 7 L� ; �� � �� ? �� @ �� > � & @� 9 g� 1 �� Ө � ! � +� ; >� z� " �� �� ͩ ֩ ީ ' � & � ( 9� ' b� / �� ) �� " � ) � ; 1� > m� D �� . � 1 � R� l� �� �� �� $ �� ɬ " ۬ ( �� '� ' C� k� z� & �� ( �� � 3 � F :� ' �� �� ʮ % � " � - 3� 1 a� 4 �� / ȯ 5 �� 8 .� J g� J �� 8 �� 6� J G� �� * �� ͱ , ױ ! � &� A E� �� m �� m � * ~� # �� ) ͳ " �� ; � A V� C �� > ܴ 5 � 9 Q� P �� K ܵ / (� 1 X� ( �� P ��
� � � @� P� 1 n� �� �� C ȷ " � E /� u� �� �� ĸ Ѹ 2 � %� * 9� d� ( � �� - �� ) � � (� T 0� �� �� � �� I �� - � � ) 5� 7 _� �� + �� � � # r� = �� : Ծ 1 � & A� , h� 4 �� L ʿ w � � �� 9 � / �� + � D � & Z� { �� �� , � � E� . �� ) � 6� � G� � �� ] �� : �� � )� 2 �� R �� : 1� > l� Q �� G �� Q E� S �� T �� < @� " }� = �� . ��
� B � F `� B �� F �� � 1� p �� � ,� Q �� ' @� j h� G �� @ � ^ \� ( �� G �� C ,� [ p� X �� ? %� @ e� < �� ] �� � A� � A� ] �� C D� 2 �� F �� _ � y b� 3 �� 8 � � I� 2 � N� `� + d� + �� 3 �� �� . � ' ;� c� * � 1 �� ) �� : � 3 A� u� �� �� 3 �� 2 �� 3 +� C _� $ �� 9 �� 1 � 2 4� g� �� & �� < �� O � : P� 4 �� G �� 2 � 1 ;� 0 m� 3 �� + �� 9 �� @ 8� 3 y� ; �� - �� ) � C A� E �� B �� D � S� s� ! �� 7 �� 6 �� 8 "� 0 [� 1 �� 1 �� 1 � ! "� 0 D� 1 u� ( �� � �
� ? $� D d� % �� % � ! �� # � 1 ;� ( m� + �� � 3 � � "� @ 7� x� �� �� � / � * � : :� $ u� % �� �� - � @
� = K� 7 �� ; �� > �� < <� y� �� 8 �� ; � C � A Z� A �� @ � * � " J� 0 m� , �� , � �� � / '� 1 W� $ �� < �� � 4 , ; 3 h = � & � . 9 0 3 j 8 � 3 � ) B > D � D � , 8 O 6 l E � E � / / ; _ 7 � - � = 9 ? y h � 1 � ) C @ I � F � D D Z � ) � � E E b , � = � # ! 7 < Y = � H � E
( c
D �
D �
? B V 8 � 5 � X = x 4 � P � K <
C �
�
�
8 # : L ^ D � 0 � ( ! ( J s � % � # � 5 � K 5 $ � ( � X � ' ( ' P # x 2 � @ � A 3 R ) � & � = � & ( < * e " � # � ) � " 0 7 h � � � * � % � & 1 D , v - � � � * / * Z % � , � 2 � 5 * / ` 2 � 6 � W � 3 R � � � 9 \ K 0 � = � T � l 5
> > I
� - � 1 � $ � G 3 c 3 � O � @ Y \ ; � : � 7 - 2 e � � I � ( � 9 # * ] � � u � - 2% R `% D �% - �% ; && ? b& I �& � �& ] ~' �' . �' I ,( / v( & �( �( ! �( ) ) ( :) # c) � �) < + " L+ $ o+ # �+ A �+ ' �+ @ ", # c, ! �, �, $ �, ' �, ) - 4 ;- 8 p- 4 �- ( �- N . ; V. ( �. Z �. 4 / K/ _/ % �/ % �/ / �/ �/ / 0 / H0 x0 E �0 �0 �0 0 1 % G1 $ m1 �1 �1 M �1 $ 2 7 D2 2 |2 �2 E �2 Z 3 q3 3 �3 4 �3 �3 4 4 D4 b4 �4 1 �4 ' �4 ( �4 ) "5 ( L5 D u5 , �5 " �5 E
6 % P6 v6 Q �6 = �6 ) 7 I7 4 h7 7 �7 ' �7 & �7 4 $8 . Y8 �8 5 �8 @ �8 9 C 69 + z9 : �9 �9 . : 8 0: ) i: ? �: ; �: \ ; 1 l; - �; N �; ? < L [< ) �< R �< W %= Z }= A �= ] > K x> / �> �> ! ? / 3? D c? ! �? " �? " �? 1 @ : B@ , }@ / �@ % �@ 4 A . 5A + dA G �A E �A # B 2 BB ? uB / �B , �B ; C @ NC 4 �C @ �C D D @ :D ? {D �D �D * �D ' E . 9E ' hE K �E 8 �E T F ` jF 3 �F 5 �F B 5G N xG 9 �G ' H 5 )H 6 _H @ �H : �H V I ? iI t �I + K , JK 2 wK ; �K �K Y �K SL $ tL $ �L @ �L & �L D &M G kM G �M . �M . *N & YN 5 �N �N ) �N 0 �N V /O �O , �O . �O �O & P " >P # aP < �P �P �P �P I Q `Q / pQ �Q % �Q ' �Q 0 R 6R , >R 7 kR & �R = �R 8 S E AS 2 �S �S �S �S �S �S ,
T 7T ' XT - �T M �T $ �T % !U * GU rU �U �U �U �U 3 V ; 6V rV 0 �V 4 �V 8 �V 2W 8 SW > �W 0 �W ) �W &X A EX �X 6 �X �X 1 �X 1 Y ! HY < jY 2 �Y �Y �Y
Z * Z 2 JZ 4 }Z �Z / �Z 1 �Z 3 $[
X[ 3 f[ % �[ < �[ c �[ / a\ + �\ 3 �\ G �\ 4 9] I n] ? �] 3 �] 5 ,^ G b^ G �^ S �^ 4 F_ 9 {_ B �_ B �_ D ;` 4 �` : �` 2 �` A #a " ea ; �a + �a ? �a ? 0b . pb V �b . �b ! %e Ge < ^e , �e , �e & �e H f # ef + �f ! �f ! �f ! �f > g 0 Zg / �g B �g : �g 9h - Wh 6 �h 4 �h 2 �h $i � 8i 8 m 5 Qm = �m / �m 0 �m 7 &n C ^n 6 �n + �n J o - Po ~o �o A �o 2 �o C 'p 0 kp �p E �p : q =q ! Vq xq �q / �q �q �q K �q V Hr 5 �r 6 �r < s C Is > �s : �s S t b [t V �t L u . bu 2 �u A �u / v 4 6v / kv ? �v H �v 1 $w / Vw : �w : �w 7 �w Y 4x �x 5 �x - �x 8 y 8 Ly B �y B �y A z A Mz 7 �z A �z 7 { A A{ A �{ - �{ 6 �{ 7 *| b| �| ) �| ( �| ( �| ; } : W} �} % �} �} @ �} C 2~ ' v~ �~ > �~ 6 �~ A 3 ? u f � ) � F� 7 P� ; �� I Ā S � K b� 9 �� E � N .� @ }� 2 �� : � 5 ,� 3 b� 6 �� ? ̓ %
� , 3� ; `� % �� k , .� C [� 1 �� W х ; )� 3 e� ; �� � Ն � u� ! � %� ! >� `� , y� �� , ڈ J � + R� 2 ~� 5 �� @ � . (� 9 W� 5 �� NJ ܊ \ �� R� + q� # �� . �� C � 9 4� O n� 0 �� L � ? <� + |� , �� 1 Ս 0 � 2 8� 6 k� & �� Ɏ $ � � -� N� $ g� 0 �� 0 �� � ) � 4 5� 1 j� 5 �� + Ґ �� . � % M� s� / �� 4 Ñ ( �� - !� O� m� �� 1 �� * ֒ 0 � * 2� ]� & |� ( �� ' ̓ - � - "� + P� ! |� " �� - �� + � % � 0 A� : r� . �� . ܕ 5 � 5 A� : w� : �� � >
� A L� �� �� 3 �� ( � ! � % >� d� �� , �� . ɘ " �� * � " F� 7 i� 7 �� ٙ , �� A #� e� �� 7 �� $ Ӛ �� � (� ( :� = c� ' �� ɛ � = � B G� �� �� �� ! Ԝ ! �� J � % c� % �� . �� - ޝ - � - :� - h� 2 �� , ɞ ? �� , 6� + c� & �� ' �� ޟ � % � 2� 3 J� * ~� @ �� � % � ( +� 9 T� : �� E ɡ A � / Q� G �� , ɢ / �� G &� n� ! �� > �� � 2 �� 5 1� = g� �� 5 �� , �� " $� 3 G� 9 {� : �� < � < -� Q j� , �� 3 � " � @� - Q� 4 � N �� M � y Q� ˩ $ � / � ?� A� 3 a� @ �� , ֫ 6 � ; :� v� ! �� % �� $ # �� $ � # E� $ i� > �� : ͭ < � E� f� 7 �� �� @ ˱ � � :� N� X� l� �� ) �� Ų ز �� � � + 2� 1 ^� 7 �� 5 ȳ 1 �� ( 0� G Y� ' �� ɴ ) � � � ) 1� C [� * �� < ʵ Q � Y� u� ) �� G �� = � 2 F� ; y� A �� , �� W $� & |� �� D ¼ q � $ y� 6 �� ս � = � 5 @� 9 v� �� # Ⱦ ! � " � 8 1� j� / �� + �� E � *� ;� 5 \� " �� ' �� � " � 0 � 6 A� ! x� % �� �� ( �
� 0 (� ( Y� �� �� �� �� �� * � 4� 1 M� V � 5 �� C � 0 P� B �� C �� @ � < I� / �� 3 �� 1 �� 2 � 0 O� - �� . �� D �� : "� , ]� Z �� ` �� _ F� _ �� � 7 #� ) [� 2 �� 4 �� % �� 8 � % L� $ r� / �� $ �� �� * � , 2� + _� " �� @ �� �� . � / =� > m� ) �� L �� > #� > b� / �� 2 �� 6 � 6 ;� 4 r� �� � �� c Z� 3 �� 2 �� - %� ' S� \ {� 9 �� ! � & 4� 6 [� 3 �� 4 �� 5 �� 9 1� J k� J �� A � X C� % �� # �� K �� < 2� A o� �� �� �� �� * � E� V d� T �� 4 � 8 E� 5 ~� 5 �� � �� 3 ~� $ �� * �� 2 � 4 5� j� ! �� 8 �� �� B � A D� ; �� ( �� $ �� # � 4 4� 6 i� �� �� �� �� � �� - �� # �� # � A )� k� $ �� % �� �� �� ,
� 7� J X� ! �� I �� # � * 3� . ^� 0 �� N �� >
� ? L� ! �� W �� : � B A� ; �� ' �� 2 �� � M 3� ( �� K �� / �� &� ' E� � m� : U� U �� 1 �� % � 3 >� , r� �� A �� ! �� , � % A� ! g� ! �� " �� 0 �� �� K � K g� I �� 3 �� . 1� = `� N �� ; �� 6 )� ; `� L �� ; �� L %� U r� 5 �� , �� p +� 6 �� F �� 4 � 6 O� @ �� �� 3 �� / � I G� 7 �� �� �� 9 �� *� G� 5 `� ( �� * �� ? �� % *� ? P� �� �� " �� < �� I � L d� P �� " � . %� J T� 1 �� � � ! � 7 '� ! _� B �� 3 � & �� � * 7� ' b� & �� & �� & � ? �� ; ?� < {� @ �� ( �� 2 "� U� ; u� ` �� 8 � < K� - �� , �� , � , � j =� ) �� < � 1 � � A� �� ) � 0 >� : o� , �� > � - � 5 D� , z� : �� < � * = J " � � � - � / , " \ � . � A � ! ) 5 K J � � 6 � 6 W T 9 � J � 5 1 : g " � E � 4 1 @ 7 r 4 � 3 � S ) g ( � 5 � ' � B 5 ) x 0 � 7 � H ; T 2 � � , �
% ( & N u � � / � � %
$ 6
% [
' �
�
2 �
( �
$ 8 ? ! x � , � : � ) ) G q 1 � $ � � � 1
" @
( c
! �
% �
$ �
�
- 1 E # w % � 5 � $ � 7 ) T , ~ F � �
! - 2 O - � - � C � / " R # p - � 4 � � 4 - J x ( � ; � ' � , " * O z � � 0 � @ � 0 ? = p " � � + � W ` t � A � 8 7 8 p 7 � @ � J " Q m Q � 0 � M ' � 8 � 0 3 K d � 4 � . + B � n � N 3 3 9 E m D � C � J < B � 6 � 5 ! 7 C Y . � 8 � 7 7 = - u 7 � - � 7 ! " A! " d! �! " �! �! � �! � j" L �" F# V# 4 ^# 8 �# 4 �# ; $ 1 =$ o$ * �$ �$ ) �$ C % = E% 5 �% < �% ' �% > & 4 ]& ; �& �& - �& - ' = A' : ' : �' �' & ( : =( x( / �( ! �( " �( >
) 6 L) ? �) ? �) 8 * + <* h* �* ( �* ! �* �* "
+ $ 0+ . U+ ! �+ & �+ P �+ % , D, b, 3 �, ( �, & �, 7 - 5 <- + r- + �- �- < �- . . , O. - |.
�.
�. S �. S / n/ $ �/ # �/ % �/ % �/ 0 0 ( L0 ( u0 / �0 7 �0 1 1 , 81 e e1 ? �1 - 2 0 92 j2 ; �2 % �2 �2
3 ; ,3 6 h3 �3 �3 �3 �3 4 4 C 54 ! y4 A �4 ) �4 ( 5 05 6 <5 ) s5 ' �5 " �5 �5 6 ' )6 t Q6 ( �6 & �6 * 7 * A7 + l7 P �7 ' �7 H 8 0 Z8 ' �8 S �8 H 9 ! P9 3 r9 W �9 k �9 j: �: �: �: �: T �: K; ; d; 5 �; 6 �; )
< , 7< 3 d< 3 �< � �< . N= / }= . �= ; �= 9 > = R> # �> ( �> " �> 7 ? 3 8? l? ' �? - �? 7 �? : @ ? V@ 6 �@ S �@ 7 !A YA xA �A �A �A ! �A
B 'B ; DB G �B E �B G C E VC A �C C �C "D >D + \D 2 �D �D ? �D 2 E . FE + uE % �E 7 �E �E F & ;F bF 6 �F + �F / �F G ! )G ' KG C sG F �G # �G * "H 1 MH 6 H @ �H 7 �H /I " NI ) qI �I 7 �I - �I J % =J + cJ I �J < �J T K S kK + �K �K 0 L , =L ; jL 0 �L 1 �L ( M ! 2M + TM ! �M �M . �M ( �M N 1N ! ON $ qN ! �N " �N E �N 9 !O [O zO % �O 1 �O 1 �O %P 1 9P > kP 2 �P �P �P Q :Q * ZQ �Q & �Q ' �Q �Q 5
R CR 6 _R / �R . �R �R , S G ?S Y �S �S T T 2T LT lT }T D �T > �T 9 !U @ [U = �U / �U 0
V " ;V ^V 5 {V 7 �V 0 �V : W * UW > �W �W C �W % "X 8 HX = �X - �X 3 �X 3 !Y O UY # �Y / �Y ) �Y . #Z 7 RZ $ �Z 2 �Z A �Z $[ @[ ) \[ ) �[ �[ ; �[ -
\ " ;\ 5 ^\ 8 �\ 9 �\ = ] . E] t] �] �] �] �] �] Y ^ " w^ Y �^ r �^ 7 g_ , �_ - �_ 4 �_ # /` @ S` 7 �` , �` �` - a 7 Aa = ya N �a % b ,b ' Eb 2 mb K �b �b c 4 "c / Wc + �c ' �c @ �c 5 d 8 Rd ; �d = �d 2 e 8e 6 Re : �e C �e t f F }f C �f - g , 6g , cg % �g ( �g N �g * .h - Yh 2 �h > �h [ �h 0 Ui ; �i $ �i 8 �i A j 3 bj M �j ! �j D k 1 Kk = }k ? �k D �k & @l = gl ) �l 0 �l 6 m L 7m I �m C �m , n 8 ?n - xn D �n . �n 7 o > Ro E �o 4 �o K p < Xp F �p 5 �p q - "q 1 Pq * �q / �q ( �q r 4 %r 4 Zr �r �r �r . �r *
s 9 5s ' os A �s ? �s = t Wt ' rt n �t * u 6 4u @ ku 5 �u 5 �u 2 v ) Kv $ uv & �v �v $ �v = w $ @w ew 8 �w 8 �w " �w ( x . Cx > rx �x ? �x 6 y
Gy C Uy C �y 3 �y z 2 +z + ^z ( �z , �z 5 �z - { 5 D{ , z{ 8 �{ % �{ | | ) .| I X| �| C �| �|
} 5 !} W} D t} @ �} * �} * %~ P~ 5 X~ 0 �~ 2 �~ = �~ 1 0 7 b W � * � � : :� . u� �� _ �� G � ! g� D �� J E � C _� 8 �� ܂ �� 8 � , Q� + ~� I �� E � G :� E �� Ȅ P � & 7� ^� s� ' �� M �� % �� ( "� K� 9 k� M �� _ � 8 S� �� �� �� Ň � � % $� 2 J� }� �� �� " �� 9 ވ � . 0� _� - �� $ �� 4 Ӊ A � ! J� 6 l� ' �� + ˊ 1 �� ) )� J S� % �� 4 ċ �� � � 7� V� 6 e� . �� ? ˌ 5 � 0 A� + r� F �� � & �� ! � @� W� s� �� ' �� ͎ $ # � $ %� J� k� N �� 2 ԏ � * � E� ) V� �� �� �� А A � * -� & X� % � % �� ˑ � 1 � . 3� b� ' �� 9 �� = � + #� 1 O� 3 �� �� ' ֓ - �� L ,� [ y� Ք = � ( .� + W� 0 �� �� ϕ & � ? � U� # f� 0 �� % �� � . �� " (� B K� �� �� ė O �
5� C�
\�
j� / x� 3 �� 6 ܘ & � * :� 6 e� �� �� N ؙ 7 '� ' _� ' �� 1 �� ) � 9 � 0 E� 4 v� & �� қ A � 1 *� \� h� �� �� �� ! Ӝ 6 �� 6 ,� " c� �� 7 �� + ܝ 3 � + <� h� . �� , �� E � E *� 9 p� B �� � �
� "� 2� , G� 9 t� J �� �� 0 � # :� ^� z� ' �� ( �� 2 � , � H� 4 c� , �� - Ţ 7 � +� * A� 7 l� > �� B � &� C @� � �� #� - *� X� " w� �� 8 �� � 9 �� . 6� F e� G �� � - � 0 A� 3 r� * �� H ѧ + � " F� 1 i� 5 �� % Ѩ
�� = � r C� " �� ٩ 0 � � *� / G� - w� ( �� 2 Ϊ ( � @ *� A k� 9 �� � ) � .� 7 A� / y� 0 �� 6 ڬ 0 � " B� M e� �� ` ǭ 2 (� [� {� / �� F ɮ G � F X� ( �� 0 ȯ ! �� � ) 2� 1 \� ' �� & �� / ݰ ?
� A M� ^ �� / � > � 0 ]� 4 �� S ò & � 6 >� < u� . �� : � 3 � 3 P� 0 �� A �� A �� 9� 9 Y� + �� % �� % � % � . 1� ' `� �� �� ( �� ݶ �� , � 5� Q E� �� 0 �� ۷ � *
� 5� , P� * }� 6 �� ߸ � % �� � < <� , y� ? �� # �
� 7 &� 7 ^� 2 �� , ɺ �� & � <� # Y� 1 }� �� & ʻ ? � . 1� `� + p� 8 �� 5 ռ $ � ) 0� Z� ! {� @ �� @ � 7 7� 7 o� : �� 1 � , � - A� % o� 9 �� @ Ͽ @ � 9 Q� , �� + �� 5 � 2 � ( M� 9 v� / �� ' � $ � -� Q B� S �� F �� B /� E r� �� C �� 7 � 7 T� ' �� K �� [ � P \� $ �� 1 �� : � : ?� + z� 2 �� : �� 2 � 9 G� 9 �� : �� �� + � / >� * n� 8 �� - �� - � 2 .� / a� 4 �� 3 �� 3 �� 3 .� ( b� - �� 6 �� 6 �� 7 '� 6 _� 0 �� 6 �� % �� ) $� ; N� < �� ( �� + �� - � , J� w� D �� - �� / � W 9� 8 �� �� ��
� +� I� i� J �� # �� > �� + 0� ) \� . �� = �� P �� m D� , �� 5 �� K � A a� / �� 0 �� < � 8 A� F z� F �� T � B ]� ? �� �� 0 �� ? 0� A p� T �� ) � 3 1� / e� 2 �� 2 �� C �� $ ?� 8 d� 5 �� - �� 9 � 7 ;� 7 s� 4 �� ; �� = � 3 Z� B �� 5 �� U � I ]� Y �� Z � R \� S �� R � G V� ) �� : �� - � " 1� ) T� 3 ~� K �� ! �� " � ' C� $ k� $ �� % �� / �� & � . 2� , a� 0 �� ' �� $ �� " � 2 /� b� �� # �� & �� �� � ! � B� \� w� # �� " �� �� �� " � % .� T� o� ! �� �� 4 �� 2 � h 3� & �� = �� � ; � # X� . |� # �� 6 �� * � ' 1� % Y� # � �� �� $ �� ) �� S )� }� - �� 1 �� K �� K >� 8 �� R �� L � Z c� ^ �� T � F r� < �� ' �� R � & q� �� ( �� �� �� H � [� . r� 0 �� . �� ! � & #� J� z d� $ �� � � 9� % S� y� ' �� G �� @ �� >� Z� / t� �� * �� ' �� * � 9 =� w� 3 �� �� < �� ) &� , P� }� C �� �� �� " � <� & [� �� # �� �� # �� �� : � L� ] ^� ^ �� ' � H C� : �� �� F �� & ,� S� , f� A �� �� �� L � V� p� �� - �� � E � 9 5� : o� : �� : � : � : [� : �� 9 � 9 � 9 E� 0 � / �� / � * � 0 ;� l� 4 �� I �� 1 � 0 2� c� ; �� 3 �� : � # +� O� p� �� �� ' � % � 2 � J� \� 7 r� �� ) � �� ; � O� o� / �� < �� 6 �� 0� " K� " n� " �� " �� ! � �� � 2� / Q� % �� �� % �� % � . % : , ` 2 � 2 � 7 � + @ & W ~ � � O � & : = a � $ � � # � 2 C c } � ) � ) � '
) 2 ' \ ' � , � ( � * ! - " O ! r � > � > � ! 3 - U 7 � ' � ' � $ 0 " O r ' � � D � + . E t � ! � D � M $ f $ � U � )
& 0
L W
�
�
4 �
8 8 7 q � � � . � 0 " - S = � G �
8 "
9 [
3 �
? �
K K U L � 6 � 7 % + ] \ � J � @ 1 - r 0 � q � * C < n e � H Z F u 4 � * � S 7 ; � \ � B $ / g - � / � ) � * : J � � � � $ 8 � b � ? A / � # � ) � 6 � ) 6 " ` 6 � : � A � / 7 & g � C � ; � & - T g U � 1 �
: Z w � � � � � � $ � ) % 0 - V
�
� � � � � � � ? � > M Y s � � � ( � ( < , Q 4 ~ � � � ) , V k � �
� % � � H U t
� � ( � � � * ! ) >! h! �! �! �! �! �! " !" 0" 8 G" �" �" �" �" 4 �" : # L [# ) �# 3 �# $ # $ C$ ]$ & ~$ �$ �$ �$ �$ % (% 8% W% v% �% �% �% �% ? �% " & , 2& " _& 7 �& ) �& 1 �& D ' % [' �' �' 5 �' ( �' : "( < ]( ' �( �( W �( ' -) . U) �) �) & �) �) �) # * 1 +* ]* r* # �* �* R �* " + , @+ m+ �+ ; �+ 7 �+ A !, . c, B �, % �, ' �, 4 #- < X- H �- ' �- ) . = 0. � n. [ �. @ N/ 4 �/ . �/ 6 �/ ' *0 . R0 �0 �0 % �0 " �0 7
1 # B1 A f1 7 �1 + �1 ) 2 0 62 ' g2 �2 . �2 - �2 7
3 & B3 - i3 9 �3 % �3 > �3 64 % V4 |4 + �4 # �4 # �4 6 5 F5 g5 \ �5 ' �5 5 6 W =6 ( �6 0 �6 0 �6 A 7 A b7 * �7 1 �7 # 8 %8 E8 $ f8 �8 ! �8 + �8 �8 9 ' 49 9 \9 % �9 ) �9 G �9 ? .: - n: 8 �: / �: = ; C; & ^; �; = �; = �; H < I h< h �< P = _ l= 9 �= : > > A> & �> D �> ? �> ; ,? > h? W �? e �? ` e@ b �@ ` )A = �A �A �A ! �A - B AB `B ? }B 3 �B : �B ,C IC + hC " �C ) �C + �C @
D = ND J �D ) �D 1 E , 3E `E $ zE % �E �E & �E F 'F . GF # vF # �F 6 �F : �F 7 0G # hG �G 5 �G 7 �G , H ; AH }H �H �H �H C �H 5 ;I . qI �I A �I B J EJ * eJ @ �J # �J . �J X $K }K < �K 7 �K @
L ) NL xL " �L ( �L
�L �L �L $
M 2M c AM 1 �M 2 �M 2
N $ =N ; bN �N �N F �N O O 9 8O rO 4 �O : �O 5 �O - 'P . UP - �P 7 �P 8 �P : #Q ^Q * tQ 0 �Q * �Q * �Q ) &R + PR F |R > �R % S ' (S ! PS J rS $ �S G �S *T 3 IT # }T ' �T 2 �T 7 �T / 4U / dU ( �U ( �U = �U $V AV . ^V & �V �V 1 �V W > %W B dW �W �W J �W !X - 9X gX : X = �X C �X <Y XY * yY �Y ! �Y �Y : �Y ! /Z - QZ Z �Z �Z �Z + �Z $ [ 0[ 7 Q[ = �[ ( �[ / �[ N \ / o\ 2 �\ L �\ 3 ] 4 S] ; �] 0 �] $ �] 2 ^ H M^ @ �^ % �^ T �^ R_ % p_ ! �_ . �_ 4 �_ ` ;` Z` u` �` �` 5 �` 7 a / <a ) la " �a O �a b " )b * Lb $ wb # �b " �b $ �b $ c ! -c Oc . oc �c : �c : �c A 1d 8 sd * �d : �d e /e Ie ie �e 4 �e " �e 3 �e F 2f @ yf �f �f �f g 2g I Mg �g + �g ; �g E h [h + qh O �h N �h <i 7 Mi P �i . �i % j +j Lj mj 6 �j R �j . k ?k J Uk �k B �k �k l 1 &l 9 Xl T �l ( �l 5 m > Fm V �m G �m ' $n 8 Ln - �n - �n Z �n [ <o C �o K �o < (p 3 ep @ �p 5 �p > q ( Oq 4 xq = �q 5 �q 3 !r L Ur I �r 3 �r + s , Ls
ys C �s 9 �s ( t F +t 5 rt 1 �t ! �t > �t ) ;u 3 eu �u # �u 3 �u $
v 8 /v hv �v ? �v Z �v 7 Dw |w �w �w Z �w )x S Hx + �x �x # �x 3 y G 7y * y $ �y H �y - z Fz S Mz S �z % �z : { < V{ 0 �{ 3 �{ �{ 9 | - N| . || * �| G �| E } d} ` {} 3 �} $ ~ 5~ 7 J~ 0 �~ G �~ L �~ + H T t � $ � 3
�
>� A I� G �� # Ӏ , �� # $� 6 H� 6 � ) �� . � 6 � $ F� > k� $ �� ? ς $ � 6 4� 2 k� / �� 2 � D � : _�
�� 1 �� ! ׄ = �� > 7� v� ) �� * �� ݅ �� 6 � 7 Q� 3 �� M �� - � 8 9� @ r� 1 �� + � 2 � D� 6 d� 1 �� 1 ͈ : �� & :� 7 a� �� J �� # �� = "� ; `� > �� < ۊ : � 0 S� 5 �� } �� - 8� < f� 6 �� ! ڌ " �� 2 � % R� I x� < 5 �� 0 5� - f� G �� + - � 6� >� ; ^� G �� = � ) � ( J� $ s� 7 �� = А : � H I� " �� + �� > � � 4� T� m� 3 �� , �� < � A %� g� }� 4 �� % ɓ & � . � / E� , u� �� 6 �� ' � � " 7� 9 Z� �� . �� K ו % #� & I� $ p� % �� $ �� � �� � * )� 3 T� 1 �� 9 �� ! � 9 � 8 P� 1 �� P �� % � ] 2� Z �� J � 2 6� ) i� ' �� �� Z ٚ 4� 8 U� > �� # ͛ $ � � " +� $ N� ) s� �� �� 5 ̜ $ � '� * H� 8 s� 6 �� � �� � ! ;� " ]� # �� # �� ! Ȟ � + � # 2� * V� 6 �� . �� 5 � / � 9 M� 3 �� ) �� > � $� =� T� 2 r� , �� " ҡ % �� � - -� 1 [� $ �� 6 �� � � * $� O� ' o� / �� / ǣ J �� B� ! N� p� ! �� ! �� Ӥ & �
� $ $� I� `� �� �� % �� ϥ ) � � -� G� e� , �� �� Φ � ! � .� G� * Z� �� 2 �� < ̧ % � K /� {� 2 �� * ʨ - �� 0 #� $ T� y� �� N �� �� � ! 6� X� u� & �� �� $ ۪ & � : '� ! b� ' �� �� ī + � � H 1� . z� + �� , լ ) � # ,� 3 P� C �� $ ȭ 9 � # '� ( K� t� / �� �� " خ �� ' � ! A� ! c� / �� ( �� ) ޯ � (� :� W� / p� 7 �� " ذ C �� - ?� # m� �� 8 �� > � # '� C K� �� L �� ' �� , "� > O� �� �� ! �� ) �
� *� # F� ' j� �� ' �� # ڴ ( �� '� & G� ' n� �� ' �� ( ܵ 8 � > >� , }� , �� % ! �� . � . N� }� �� 1 �� � : �� % 4� ( Z� ( �� 4 �� � - � /� O� o� ' �� �� & ʹ A � 3� ' R� # z� & �� $ ź � � # "� % F� ! l� = �� - ̻ ! �� � 1 0� b� 0 s� + �� < м
� !� 6� J� _� s� �� �� �� ǽ ؽ � �� � "� 4� H� \� p� �� �� �� �� Ҿ � �� � %� :� O� d� {� �� �� �� ˿ � � � ,� @� T� j� ~� �� �� � � �� � � > 0� % o� �� 0 �� - � M � M W� �� 6 �� 5 �� * ,� $ W� ! |� ��
�� ; �� - � / 3� 7 c� �� ! �� �� �� & � 9 >� / x� / �� 8 �� ? � 8 Q� 0 �� K �� ~ � �� �� ( �� . �� / � , B� " o� �� �� �� �� 6 �� $ ,� Q� 1 o� ; �� B �� 4 � 4 U� 0 �� V �� 9 � 4 L� & �� ? �� 4 �� � + =� = i� + �� 2 �� O � 6 V� �� �� % �� J �� + 0� / \� $ �� �� 7 < C � � d � ] � � � = � n z
� �
� 2 Y � � x g L ( "
^ � < | W � �
� H f � � � � � � � R � � 1
� � R
� H � � ! �
� � � � � H � w � � � �
�
� � �
� )
v �
� � � � � � m 0
� �
� r K � Q � Z �
� � o I � � �
y
� � � Z � � @
" � � > � � � �
� O `
i � B � � � �
� � p 0 � ` � C � � 2
� � � ( x � ? e 9 ` � B > � � � � � C � � � C �
� �
b o b �
� � � z
A � � � S � � � V � � - � � � & q � � � ' �
� g � � � ] 6 � � � � � � � � � � � � W � � B
V � � � � \ � � ? B W
I � � � L 2
� u �
� j � 4 & | g S � w � � � � � � � v o
* � & 0 � 6 : �
� � � 6 v � � � X � � �
z � � �
� � � �
� � � � � D - %
A & J �
" o � m
� , � m < A � �
f h 1
� . e
U @ � � H
�
a V � � � � � � � � � � � � = � K � � % �
~ c 0 � � � �
� a 1 6 �
� P 0
� � � F : �
� ' �
�
�
# � | > � � � � � R + �
- � � �
� � �
�
� F � � � #
D
� � ` � w � � � q
�
p z � � j �
B � � � U D � � � � � [
# D � - ! d _ � � �
� U �
@
� . N � �
" 9 � � �
� � 4 } H >
e � i � w � i � ~
: �
f � -
�
� r O � � X
; � \ B # T " � � � &
� ,
j � ~ � � � 8 � �
� U E � + � � d ? " � w �
� V � � � � � _ � � �
= � � � � � A � � � ) � � � T � � � q � # � �
) � � s �
�
c � � �
H � G � % � �
�
x X : � � � > � J ~ q f x
> � Z � � � U
_ �
i D � q � x h � d � " � � � � � S C
a
�
� K
B � � � V N
� � � 1 � d � b � � a � *
� � < # � = � � @ � Y � � y � � w � � + N n � � U
� � � � � � d � O � � � � L � � < � p �
� � n
w � � � � � t [ s ^ N M F � } 4 � � � � � D � � � o � � � � e �
� E C � @ � � � | , l 1 P �
� � f � � � � � � ~ f � $ � � � U � 7 � � � � |
H
� t \ � s � !
w . � � � � � 0 � � \ � � y �
\ � � � 4 � :
Y � � � � ) l : �
� � � � � 0 � 6 e ^ � d � r � � Z �
� � �
Y + � �
� � �
a
� c � G i � � � � � � i
� � - E � P
- K S � �
� �
� � y � f
f /
\ � � < p � v � b �
K � � � � � � . u
\
! �
� u % � � �
�
� / � � F �
O � � � � D � �
� � � t M 0
� @ � � � � � � u
- � B � � � � � q � E F � �
\ � u z �
� � m R ^ a , � . �
{
c � � D t � g �
" � � � � G k � � - �
� c �
4 l ?
� A �
= � Z ) � � c 5
/ � � t � /
; M � �
3 � d
� � � � � � S W ~ � � � �
� : ^ � � " �
j H � A
\ � � & k X Y . U � q ~ D
� } b
1 � T 2 � < ] �
@ � � �
� ' �
@ F � � C A � u
� � 9 � � M
M _ P \ � R > � � � � / v d
� � f � % n � k � �
� < Y
y � T s �
' �
� �
F � � m 3 � � � � 8 � � � � � � �
� � : � � � �
� ` � � ; � � � � � K � � � � �
w � # ` T � � � � { N
� � 1 �
� b � 2 I w 3 � z M � �
< � � � ] � 0 � S n � > � � � � � )
� � & � � X � c �
� . j 7 � �
� J
� � J v
� # z l �
�
� � � � 6 � R �
{ � @ � � � � � � � �
� Z � n � � Z
[ Q
= k
; { ? e A � � �
� % � G � Y � y � 5 r � � � ' � o ( � ! | � e P
�
Z
'
� R \
� � � � < 7 � �
_ �
� � | � h � y �
� � � � d \
� � q 0
�
�
� � � f
� 8 � ^
K + 6 Y � � X � � � � � � � � � � } s � � ( o � b � � �
{ a ? � �
� a E � d � � � � �
� D 6 � � +
> � � ;
� � � > , � � � K � S m � � | � �
{ 5 � � � � � R A
d � } < � � X � �
� v � N :
� � � r
Q ] x � f � � � E
Q � � � P � D � ; � � � �
e l � � a � � � Y � � w � G N � [ �
� � � ! �
� � � ) � T : I � [ � 3 �
� � � G z
� � � , &
d � X 8 � 9 � �
C - � � � � P � � � b c � l � � �
� � " q ~ � { �
S � Y >
� % � � �
� b = � ? �
� � � & e
^ = u [ I � �
� � � � � � �
� � _ ] $
1 � i
L � = ' � � � S " �
z 7
u @
�
f � [ � � � � � � � � � � u � � � � � �
] � � � �
n � 9
w m �
- � � e 3 5 � u � � � � ? � � U k }
�
6 � � r a 3 5 { �
� #
� � y B (
R
y
S
P Z � � � <
� P � � A � � .
8 � � � � � T � r � � r L � �
� w � ] � � � F
7 U s � � ` � Q � v � % �
o �
� � � V � A L
) L � � > s � � � � � �
2 � � � 9 � z n ) � � Y t V
� � ~ � � < I J 2 z � � �
� X "
� 0 � .
k W ! K S � � 7 � { � � h g � 8 � ; < �
� � i ( ] ; � C
� �
�
� � 0 � 1 C $ � � } � � ( ~ t � � � O � � o c � � � � � � 8 � � � Y
� � � 4 � ~ 8 f � �
� O + �
k � � �
$ � 3 � � ! M ~ J � : �
� � �
Z � � � / �
� ` �
� � � � � � � p �
� / �
u � � � 7 �
[ � � u I O � � � � O �
[
� �
y � 8 �
�
X � � $ �
i C � �
� � m � J � 8 s
� �
� � �
� / & G � 4 � � �
� ? h q � � � q H � � � Q W
d u � : s �
� � � K 9 � � � D � : � � � � t � � S W E z
� � x | G
�
] ( �
� y � u � � 3 Z � � � 9
w }
$ � L
� G � � Y �
, � k � � � � � � _
� j
�
$ � O � o � � � � � 6
� � n � o � # � � � F � Z � � � t � �
� � A � �
�
e � � �
� � � �
$
3 + P �
( � � � e � � � } � �
� } � �
@ N � / | �
* � � � $ � � � �
] �
� 7 � t � ~
� � � �
� h - � 5 * 2 � p ) H L - � �
) !
�
�
� � � �
{ � 2 � D � , � � �
� � : F � � � � y � | h p � � ? � q Q ? � \ � � , n 6
V � l
� � O Q i j ? 0 W � | ( � l � N � 4
P u � � � `
� � S U � j z 5 7 } � � $ � g � � � � g
�
� : l 5 � p �
� l � � 5 6 } � \ ! V �
+ H % � � y # 9 2 � �
�
�
2
� `
� � � � ) . b � r � V f � | p ) o 0 � � v � I � � l �
� � � �
% 5 � � l �
C J � � M n t � � �
i P � T � � ! u B � � > j �
�
� � 9 � k z B c
� / t � � i = s � % � �
: � E � � � � � ` ? � g
U ! " # $ � 5 ! �
m � � Y + � � � (
� � � � �
� % r � � x K � � �
s � E T I � � �
� p `
j �
� � � � � � N X * $ � 2 � , G � � � � h � . < � � U � � � V � Q � � � M e � * R �
� % �
� p � L
� � � �
� � � l � u t � � � i �
� �
Z I F �
� � � } � � ' k � � I � ] � x � � � ; � � q ' F � � � C a ^ +
� � � 2 = �
! � J { � l � P � i � � C � 8
r � � T � 9 � @ � h , � } 6
� *
� O [ �
& � � � � � � �
�
�
� 4 � � H y S � f � M � � 7 � , � [ � l � M ` �
� � � � � � = � 8 5 � � p 5 N � � � �
g � I & � " � �
�
� � o
e ) � � m
� > �
� � � � b /
� c
h
H
o � � g N � �
� : T ; � f y j
a L � � 7 t � x ^ Z
� � U A K � � � � �
� � � � � g R _ e � � � % %
� � � , �
-
� � r U � 4
� �
b � � � � E � 1 � � � � O
'
� ' ( � L T
[
v � �
� � � �
�
� � 2 j ! � � Q � / � B � � � � _ � k � 8 � � � � Q G 8 a ] _ � � � � � � � � � � T
H ~
�
@ [ �
� �
d . C � � � � � � � r d � � R � � �
[ � � � � � k � � . � � � � � V 0 3 � � x � � � �
� G
F s � � Q � � V ] � � �
p
� y B
Q
X � * � �
� � � � � f � _ � � P e � � � � � 4 � 1 w
# 1 � � W
�
1 I B 5
B U 9 �
~
� �
� ^
J / �
� � � � � 7 �
� � � � � � ,
� � � { b = � � � � � � � g �
]
� 1 � � K � � � r
� n � N � � � $ � � � E
R z � �
� � � ^
� ! b
� + � � c � � �
( �
� s � � � �
� D � � T
� 1 � Q _ &
� � E � N q A � �
� �
&
� 4 m p
M i a M
� 7
� ^ o A �
� � �
# ' � Y % F �
� � � 9 J � d ` p �
Z G � � A � �
� ? ( j Q T 6 �
�
o E
_ <
8 � L � � � ^ � > � � � � � � � � � � � � � Z
� � q �
9 _
1 P
�
� � � V � � 6 D � � 8 J
� ; � �
X m ! 2 { H % E Q
` ^ + {
�
� � � � ] 2
� k $ * � n � B � � ' ;
? * t @ \ 8
� D * < �
M H � � C I
R
� � � O 2 � �
� � x x c
�
3 _ i � � � X � �
� � C E � � � ; �
� � c � e � � � ^ �
� � � x �
$ � � v
a n � � � "
� �
� [ � * �
J � � x _ � 3
� / � ( � � � m � } 6 K � ) � � � � �
� �
� � @ � x � 6 J 5 V v �
� � 3 c � � �
{ O
� T � � � � = k
� � � � �
� � �
� @ R � ?
( K � b G � z c � q
� 1 � � �
� � � � �
j
Q K
9 � �
� l
c \ � � F � � � � � � � k m W [ p � � � � � W � � ' � � V � J � � � 4 �
� J S
L � i � 7 h � � � � � l , � W � � y " � � � + �
W # � �
* q � P � ~ W j �
� � � G � � � @ � � � � { M \ � � �
S �
� ` � j �
U � } � � B � � �
� �
�
4 � � � � �
. � * � � � W � � 7 W � � , � �
� � � g . � � � A �
� � � � ' _ � O � O � k = � s Y Z �
h
v � � &
� , �
� ' 5 � � � � � ; �
� � � E � I w b � � v s � S � k � � & � � � � p � / t
; s � � �
* � ) � 3
| � � 4 � / � � � � � r � ' � h
> � � ]
; ; � � R n � � } 0 �
- � 4 ? Y v � � / � � � � �
� � h
� � � R �
�
� �
g . � � X F v g 3 o � � � �
x
�
� � 3 " � X
� �
| � . � � � � g
H � 0 L 4 M � 5 �
( � � � D �
� * � � � J � � X � � �
� � � N � � � & � r - m W �
� � > � � � � � � a �
[ � � � � � ^ ^ � =
� � j + �
� s
� � L 3 � � � � z �
h � � t
� g �
� + ) � *
I
N |
�
� �
� � � � E � � b $ v � n
m � � � � I a � P K � � � � � # m h � � � # - � � n � � � � =
G � 7 9 � { � r � � � � � h � � O N 9 w
� � ~ � G
� $ � F
� � L ` | M � �
T � + V
� �
TI CodeComposer Studio syntax compatibility mode [default is %d]
[default is %s]
specify variant of 960 architecture
-b add code to collect statistics about branches taken
-link-relax preserve individual alignment directives so linker
can do relaxing (b.out format only)
-no-relax don't alter compare-and-branch instructions for
long displacements
specify variant of SPARC architecture
-bump warn when assembler switches architectures
-sparc ignored
--enforce-aligned-data force .long, etc., to be aligned correctly
-relax relax jumps and branches (default)
-no-relax avoid changing any jumps and branches
%s
NDS32-specific assembler options:
input file : %s
options passed :
output file : %s
target : %s
time stamp : %s
-no-relax don't relax relocations
D30V options:
-O Make adjacent short instructions parallel if possible.
-n Warn about all NOPs inserted by the assembler.
-N Warn about NOPs inserted after word multiplies.
-c Warn about symbols whose names match register names.
-C Opposite of -C. -c is the default.
TIC4X options:
-mcpu=CPU -mCPU select architecture variant. CPU can be:
30 - TMS320C30
31 - TMS320C31, TMS320LC31
32 - TMS320C32
33 - TMS320VC33
40 - TMS320C40
44 - TMS320C44
-mrev=REV set cpu hardware revision (integer numbers).
Combinations of -mcpu and -mrev will enable/disable
the appropriate options (-midle2, -mlowpower and
-menhanced) according to the selected type
-mbig select big memory model
-msmall select small memory model (default)
-mregparm select register parameters (default)
-mmemparm select memory parameters
-midle2 enable IDLE2 support
-mlowpower enable LOPOWER and MAXSPEED support
-menhanced enable enhanced opcode support
constraint violations
for constraint violations
instructions might violate constraints
might violate constraints
EXTENSION is combination of:
Registers will not need any prefix.
Registers will require a `$'-prefix.
emulate output (default %s)
Record the cpu type
-EB assemble code for a big-endian cpu
-EL assemble code for a little-endian cpu
-FIXDD fix data dependencies
-G gpnum assemble code for setting gpsize, default is 8 bytes
-KPIC generate PIC
-NWARN do not print warning message when fixing data dependencies
-O0 do not perform any optimizations
-SCORE3 assemble code for target SCORE3
-SCORE5 assemble code for target SCORE5
-SCORE5U assemble code for target SCORE5U
-SCORE7 assemble code for target SCORE7 [default]
-USE_R1 assemble code for no warning message when using temp register r1
-V Sunplus release version
-V print assembler version number
-Qy, -Qn ignored
-march=score3 assemble code for target SCORE3
-march=score7 assemble code for target SCORE7 [default]
S390 options:
-mregnames Allow symbolic names for registers
-mwarn-areg-zero Warn about zero base/index registers
-mno-regnames Do not allow symbolic names for registers
-m31 Set file format to 31 bit format
-m64 Set file format to 64 bit format
ops were: %s did you mean this? other valid variant(s): --32/--64/--x32 generate 32bit/64bit/x32 code
--MD FILE write dependency information in FILE (default none)
--alternate initially turn on alternate macro syntax
--compress-debug-sections[={none|zlib|zlib-gnu|zlib-gabi}]
compress DWARF debug sections using zlib
--compress-debug-sections[={none|zlib|zlib-gnu|zlib-gabi}]
compress DWARF debug sections using zlib [default]
--debug-prefix-map OLD=NEW
map OLD to NEW in debug information
--defsym SYM=VAL define symbol SYM to given value
--disp-size-default-22 branch displacement with unknown size is 22 bits (default)
--disp-size-default-32 branch displacement with unknown size is 32 bits
--divide do not treat `/' as a comment character
--divide ignored
--elf-stt-common=[no|yes]
generate ELF common symbols with STT_COMMON type
--execstack require executable stack for this object
--fatal-warnings treat warnings as errors
--fix-v4bx Allow BX in ARMv4 code
--gdwarf-2 generate DWARF2 debugging information
--gdwarf-sections generate per-function section names for DWARF line information
--gstabs generate STABS debugging information
--gstabs+ generate STABS debug info with GNU extensions
--hash-size=<value> set the hash table size close to <value>
--help show this message and exit
--itbl INSTTBL extend instruction set to include instructions
matching the specifications defined in file INSTTBL
--listing-cont-lines set the maximum number of continuation lines used
for the output data column of the listing
--listing-lhs-width set the width in words of the output data column of
the listing
--listing-lhs-width2 set the width in words of the continuation lines
of the output data column; ignored if smaller than
the width of the first line
--listing-rhs-width set the max width in characters of the lines from
the source file
--m32bit-doubles [default]
--m32bit-doubles [default]
--m64bit-doubles
--m64bit-doubles Source code uses 64-bit doubles
--march=<arch> Generate code for <arch>. Valid choices for <arch>
are v0_v10, v10, v32 and common_v10_v32.
--mbig-endian-data
--mcpu=<rx100|rx200|rx600|rx610|rxv2>
--mg10 Enable support for G10 variant
--mg13 Selects the G13 core.
--mg14 Selects the G14 core [default]
--mint-register=<value>
--mlittle-endian-data [default]
--mno-allow-string-insns --mpid
--mrelax
--mrelax Enable link time relaxation
--mrl78 Alias for --mg14
--msmall-data-limit
--muse-conventional-section-names
--muse-renesas-section-names [default]
--no-underscore User symbols do not have any prefix.
--nocompress-debug-sections
don't compress DWARF debug sections
--nocompress-debug-sections
don't compress DWARF debug sections [default]
--noexecstack don't require executable stack for this object
--pic Enable generation of position-independent code.
--reduce-memory-overheads
prefer smaller memory use at the cost of longer
assembly times
--sectname-subst enable section name substitution sequences
--size-check=[error|warning]
ELF .size directive check (default --size-check=error)
--statistics print various measured statistics from execution
--strip-local-absolute strip local absolute symbols
--target-help show target specific options
--traditional-format Use same format as native assembler when possible
--underscore User symbols are normally prepended with underscore.
--version print assembler version number and exit
--warn don't suppress warnings
-D produce assembler debugging messages
-EB assemble code for a big-endian cpu
-EB assemble for a big endian system (default)
-EL assemble for a little endian system
-EB,-big produce big endian code and data
-EL generate code for little endian mode (default)
-EB generate code for big endian mode
-mwarn-expand warn if pseudo operations are expanded
-mxp enable i860XP support (disabled by default)
-mintel-syntax enable Intel syntax (default to AT&T/SVR4)
-EL assemble code for a little-endian cpu
-EL,-little produce little endian code and data
-I DIR add DIR to search list for .include directives
-Ip synonym for -ignore-parallel-conflicts
-J don't warn about signed overflow
-K warn when differences altered for long displacements
-KPIC generate PIC
-L,--keep-locals keep local symbols (e.g. starting with `L')
-M,--mri assemble in MRI compatibility mode
-N Warn when branches are expanded to jumps.
-O try to optimize code. Implies -parallel
-O1, Optimize for performance
-Os Optimize for space
-Q ignored
-Q ignored
-V print assembler version number
-Q ignored
-V print assembler version number
-EB/-EL generate big-endian/little-endian code
--32/--64 generate 32bit/64bit code
-Q ignored
-V print assembler version number
-k ignored
-R fold data section into text section
-V print assembler version number
-Qy, -Qn ignored
-W --no-warn suppress warnings
-Wnp synonym for -no-warn-explicit-parallel-conflicts
-Wnuh synonym for -no-warn-unmatched-high
-Wp synonym for -warn-explicit-parallel-conflicts
-Wuh synonym for -warn-unmatched-high
-X ignored
-Z generate object file even after errors
-c print a warning if a comment is found
-f skip whitespace and comment preprocessing
-fixed-special-register-names
Allow only the original special register names.
-g --gen-debug generate debugging information
-globalize-symbols Make all symbols global.
-gnu-syntax Turn off mmixal syntax compatibility.
-h, -H Don't execute, print this help text. Deprecated.
-h-tick-hex Support H'00 style hex constants
-ignore-parallel-conflicts do not check parallel instructions
-linker-allocated-gregs If there's no suitable GREG definition for the operands of an instruction, let the linker resolve.
-m%s%s
-m32r disable support for the m32rx instruction set
-m32r2 support the extended m32r2 instruction set
-m32rx support the extended m32rx instruction set
-m4byte-align Mark the binary as using 32-bit alignment (default)
-m8byte-align Mark the binary as using 64-bit alignment
-mEA
-mbarrel-shifter
-mbarrel_shifter
-mcrc
-mdsp-packa
-mdsp_packa
-mdvbf
-mld-extension-reg-mask
-mlock
-mmac-24
-mmac-d16
-mmac_24
-mmac_d16
-mmin-max
-mmin_max
-mmul64
-mno-mpy
-mnorm
-mrtsc
-msimd
-mswap
-mswape
-mtelephony
-muser-mode-only
-mxy
-mN - do not insert NOPs after changing interrupts (default)
-mQ - enable relaxation at assembly time. DANGEROUS!
-mP - enable polymorph instructions
-mY - do not warn about missing NOPs after changing interrupts
-m[no-]%-17sEnable/Disable %s
-mach=<name> Set the H8300 machine type to one of:
h8300h, h8300hn, h8300s, h8300sn, h8300sx, h8300sxn
-mall-opcodes accept all AVR opcodes, even if not supported by MCU
-mno-skip-bug disable warnings for skipping two-word instructions
(default for avr4, avr5)
-mno-wrap reject rjmp/rcall instructions with 8K wrap-around
(default for avr3, avr5)
-mrmw accept Read-Modify-Write instructions
-mlink-relax generate relocations for linker relaxation (default)
-mno-link-relax don't generate relocations for linker relaxation.
-mgcc-isr accept the __gcc_isr pseudo-instruction.
-mamd64 accept only AMD64 ISA
-march=ARCH enable instructions from architecture ARCH
-march=CPU[,+EXTENSION...]
generate code for CPU and EXTENSION, CPU is one of:
-march=ms1-16-002 allow ms1-16-002 instructions (default)
-march=ms1-16-003 allow ms1-16-003 instructions
-march=ms1-64-001 allow ms1-64-001 instructions
-march=ms2 allow ms2 instructions
-mavxscalar=[128|256] encode scalar AVX instructions with specific vector
length
-mbig-endian generate big-endian code
-mbig-obj generate big object files
-mcpu=<cpu[-sirevision]> specify the name of the target CPU
-mdsbt code uses DSBT addressing
-mevexlig=[128|256|512] encode scalar EVEX instructions with specific vector
length
-mevexrcig=[rne|rd|ru|rz]
encode EVEX instructions with specific EVEX.RC value
for SAE-only ignored instructions
-mevexwig=[0|1] encode EVEX instructions with specific EVEX.W value
for EVEX.W bit ignored instructions
-mextension enable extension opcode support
-mfdpic assemble for the FDPIC ABI
-mfence-as-lock-add=[no|yes]
encode lfence, mfence and sfence as
lock addl $0x0, (%%{re}sp)
-mgcc-abi Mark the binary as using the old GCC ABI
-mindex-reg support pseudo index registers
-mintel64 accept only Intel64 ISA
-mip2022 restrict to IP2022 insns
-mip2022ext permit extended IP2022 insn
-ml - enable large code model
-mlittle-endian generate little-endian code
-mmnemonic=[att|intel] use AT&T/Intel mnemonic
-mn - insert a NOP after changing interrupts
-mnaked-reg don't require `%%' prefix for registers
-mno-bcond17 disable b<cond> disp17 instruction
-mno-dsbt code does not use DSBT addressing
-mno-fdpic/-mnopic disable -mfdpic
-mno-pic code addressing is position-dependent
-mno-stld23 disable st/ld offset23 instruction
-mold-gcc support old (<= 2.8.1) versions of gcc
-moperand-check=[none|error|warning]
check operand combinations for validity
-mpic code addressing is position-independent
-mpid=far code uses position-independent data addressing,
GOT accesses use far DP addressing
-mpid=near code uses position-independent data addressing,
GOT accesses use near DP addressing
-mpid=no code uses position-dependent data addressing
-mrelax Enable relaxation
-mrelax enable relaxation
-mrelax-relocations=[no|yes]
generate relax relocations
-mrh850-abi Mark the binary as using the RH850 ABI (default)
-mshared disable branch optimization for shared code
-msse-check=[none|error|warning]
check SSE instructions
-msse2avx encode SSE instructions with VEX prefix
-msyntax=[att|intel] use AT&T/Intel syntax
-mtune=CPU optimize for CPU, CPU is one of:
-mv850 The code is targeted at the v850
-mv850e The code is targeted at the v850e
-mv850e1 The code is targeted at the v850e1
-mv850e2 The code is targeted at the v850e2
-mv850e2v3 The code is targeted at the v850e2v3
-mv850e2v4 Alias for -mv850e3v5
-mv850e3v5 The code is targeted at the v850e3v5
-mwarn-signed-overflow Warn if signed immediate values overflow
-mwarn-unsigned-overflow Warn if unsigned immediate values overflow
-n Do not optimize code alignment
-q quieten some warnings
-nIp synonym for -no-ignore-parallel-conflicts
-no-bitinst disallow the M32R2's extended bit-field instructions
-no-expand Do not expand GETA, branches, PUSHJ or JUMP
into multiple instructions.
-no-ignore-parallel-conflicts check parallel instructions for
-no-merge-gregs Do not merge GREG definitions with nearby values.
-no-pad-sections do not pad the end of sections to alignment boundaries
-no-parallel disable -parallel
-no-predefined-syms Do not provide mmixal built-in constants.
Implies -fixed-special-register-names.
-no-warn-explicit-parallel-conflicts do not warn when parallel
-no-warn-unmatched-high do not warn about missing low relocs
-nocpp ignored
-nosched disable scheduling restrictions
-o OBJFILE name the object-file output OBJFILE (default a.out)
-parallel try to combine instructions in parallel
-relax Create linker relaxable code.
-s ignored
-w ignored
-warn-explicit-parallel-conflicts warn when parallel instructions
-warn-unmatched-high warn when an (s)high reloc has no matching low reloc
-x Do not warn when an operand to GETA, a branch,
PUSHJ or JUMP is not known to be within range.
The linker will catch any errors. Implies
-linker-allocated-gregs. -xauto automagically remove dependency violations (default)
-xnone turn off dependency violation checking
-xdebug debug dependency violation checker
-xdebugn debug dependency violation checker but turn off
dependency violation checking
-xdebugx debug dependency violation checker and turn on
dependency violation checking
@FILE read options from FILE
%s; *input_line_pointer == '%c' 0x%02x
AArch64-specific assembler options:
ARM-specific assembler options:
Blackfin specific assembler options:
FR30 specific command line options:
GNU assembler version %s (%s)
using BFD version %s. H8300-specific assembler options:
M32C specific command line options:
M32R specific command line options:
MMIX-specific command line options:
Meta specific command line options:
RL78 specific command line options:
RX specific command line options:
Score-specific assembler options:
V850 options:
XC16X specific command line options:
XSTORMY16 specific command line options:
Z8K options:
-z8001 generate segmented code
-z8002 generate unsegmented code
-linkrelax create linker relaxable code
branch relocation truncate (0x%x) [-2^9 ~ 2^9-1] branch relocation truncate (0x%x) [-2^19 ~ 2^19-1] branch relocation truncate (0x%x) [-2^9 ~ 2^9-1] !%s does not use a sequence number !samegp reloc against symbol without .prologue: %s "%d" (instance number %d of a %s label) ".else" without matching ".if" ".elseif" after ".else" ".elseif" without matching ".if" ".endif" without ".if" # Example of `%s' instructions
.sect .text
_start:
# bars register # conflicts length #4 not valid on H8/300. #<imm16> #<imm8> #<mask> $DPR_BYTE not supported in this context $DPR_GOT not supported in this context $DPR_HWORD not supported in this context $DPR_WORD not supported in this context $DSBT_INDEX must be used with __c6xabi_DSBT_BASE $DSBT_INDEX not supported in this context $GOT not supported in this context $PCR_OFFSET not supported in this context $dbg and $depc are disabled when DEBUG is off $hi and $lo are disabled when MUL and DIV are off $mb0, $me0, $mb1, and $me1 are disabled when COP is off % operator needs absolute expression %%%s() must be outermost term in expression %%hi8 only applies to .byte %d error %d errors %d warning %d warnings %s %s -- `%s' %s -- statement `%s' ignored %s NOP inserted %s `%s' already has an alias `%s' %s argument must be a string %s at operand %d -- `%s' %s directive has no name %s for `%s' %s for instruction '%s' %s instruction does not accept a .b suffix %s instruction, operand %d doesn't match %s is enabled by vle flag %s is not used for the selected target %s may not occupy the delay slot of another branch insn. %s must be %d at operand %d -- `%s' %s must have a constant value %s not disabled by vle flag %s not supported in MIPS16 mode %s offset %d out of range %s offset %d out of range %d to %d %s out of domain (%d is not a multiple of %d) %s out of range %d to %d at operand %d -- `%s' %s out of range (%d is not between %d and %d) %s out of range (0x%s is not between 0x%s and 0x%s) %s register same as write-back base %s relocations do not fit in %d byte %s relocations do not fit in %d bytes %s relocations do not fit in %u byte %s relocations do not fit in %u bytes %s second argument cannot be a negative number %d %s shortened to %s %s symbol recursion stopped at second appearance of '%s' %s unsupported %s unsupported as instruction fixup %s without %s %s, %s, generating bad object file
%s, treating warnings as errors %s: attempt to rotate the PC register %s: global symbols not supported in common sections %s: no such section %s: output of 1st instruction is the same as an input to 2nd instruction - is this intentional ? %s: output of 2nd instruction is the same as an input to 1st instruction - is this intentional ? %s: total time in assembly: %ld.%06ld
%s: unexpected function type: %d %s: unrecognized processor name %s: would close weakref loop: %s %s:%u: bad return from bfd_install_relocation: %x %u-byte relocation cannot be applied to %u-byte field '%.*s' instruction not at start of execute packet '%.*s' instruction not in a software pipelined loop '%.*s' instruction not supported on this architecture '%.*s' instruction not supported on this functional unit '%.*s' instruction not supported on this functional unit for this architecture '%s' is not repeatable. Resulting behavior is undefined. '%s' is only available in DD2.0 or higher. '%s' may not be bundled with other instructions. '%s' previously declared as '%s'. '%s': only the NOP instruction can be issued in parallel on the m32r ')' required ',' expected 'APSR', 'CPSR' or 'SPSR' expected 'ASR' required 'H' modifier only valid for accumulator registers 'L' modifier not valid for this instruction 'LSL' or 'ASR' required 'LSL' required 'MFC_RdTagMask' (channel 12) is only available in DD2.0 or higher. 'ROR' shift is not permitted 'SPU_RdEventMask' (channel 11) is only available in DD2.0 or higher. '[' expected '[' expected after PLD mnemonic '[' expected after PLI mnemonic ']' expected 'd.%s' must be 8-byte aligned 'entry_num' must be absolute number in [0,31] '||' after predicate '||' not followed by instruction '||^' without previous SPMASK '}' expected at end of 'option' field (PC)+ unpredictable (Requires %s; requested architecture is %s.) (plt) is only valid on branch targets (unknown reason) *<abs8> -%s conflicts with the other architecture options, which imply -%s -(PC) unpredictable -- unterminated string --abi=[32|64] set size of expanded SHmedia operands and object
file type
--shcompact-const-crange emit code-range descriptors for constants in
SHcompact code sections
--no-mix disallow SHmedia code in the same section as
constants and SHcompact code
--no-expand do not expand MOVI, PT, PTA or PTB instructions
--expand-pt32 with -abi=64, expand PT, PTA and PTB instructions
to 32 bits only
--absolute-literals option not supported in this Xtensa configuration --compress-debug-sections=%s is unsupported --density option is ignored --fdpic generate an FDPIC object file
--generics is deprecated; use --transform instead --gstabs is not supported for ia64 --hash-size needs a numeric argument --isa=[shmedia set as the default instruction set for SH64
| SHmedia
| shcompact
| SHcompact]
--no-density option is ignored --no-generics is deprecated; use --no-transform instead --no-relax is deprecated; use --no-transform instead --no-underscore is invalid with a.out format --nops needs a numeric argument --pic is invalid for this object format --relax is deprecated; use --transform instead -32 create 32 bit object file
-64 create 64 bit object file
-32 create o32 ABI object file (default)
-n32 create n32 ABI object file
-64 create 64 ABI object file
-EL generate code for a little endian machine
-EB generate code for a big endian machine
--little-endian-data generate code for a machine having big endian
instructions and little endian data.
-G may not be used in position-independent code -G may not be used with SVR4 PIC code -G may not be used with abicalls -G n Put data <= n bytes in the small data area
-G not supported in this configuration -KPIC generate PIC
-V print assembler version number
-undeclared-regs ignore application global register usage without
appropriate .register directive (default)
-no-undeclared-regs force error on application global register usage
without appropriate .register directive
--dcti-couples-detect warn when an unpredictable DCTI couple is found
-q ignored
-Qy, -Qn ignored
-s ignored
-KPIC, -call_shared generate SVR4 position independent code
-call_nonpic generate non-PIC code that can operate with DSOs
-mvxworks-pic generate VxWorks position independent code
-non_shared do not generate code that can operate with DSOs
-xgot assume a 32 bit GOT
-mpdr, -mno-pdr enable/disable creation of .pdr sections
-mshared, -mno-shared disable/enable .cpload optimization for
position dependent (non shared) code
-mabi=ABI create ABI conformant object file for:
-R option not supported on this target. -TSO use Total Store Ordering
-PSO use Partial Store Ordering
-RMO use Relaxed Memory Ordering
-expand-pt32 invalid together with -no-expand -expand-pt32 only valid with -abi=64 -k generate PIC
-l use 1 word for refs to undefined symbols [default 2]
-pic, -k generate position independent code
-S turn jbsr into jsr
--pcrel never turn PC-relative branches into absolute jumps
--register-prefix-optional
recognize register names without prefix character
--bitwise-or do not treat `|' as a comment character
--base-size-default-16 base reg without size is 16 bits
--base-size-default-32 base reg without size is 32 bits (default)
--disp-size-default-16 displacement with unknown size is 16 bits
--disp-size-default-32 displacement with unknown size is 32 bits (default)
-mCPU equivalent to -march=CPU -mtune=CPU. Deprecated.
-no-mCPU don't generate code specific to CPU.
For -mCPU and -no-mCPU, CPU must be one of:
-mPIC Mark generated file as using large position independent code
-m[no-]%-16s enable/disable %s architecture extension
-maltivec generate code for AltiVec
-mvsx generate code for Vector-Scalar (VSX) instructions
-me300 generate code for PowerPC e300 family
-me500, -me500x2 generate code for Motorola e500 core complex
-me500mc, generate code for Freescale e500mc core complex
-me500mc64, generate code for Freescale e500mc64 core complex
-me5500, generate code for Freescale e5500 core complex
-me6500, generate code for Freescale e6500 core complex
-mspe generate code for Motorola SPE instructions
-mspe2 generate code for Freescale SPE2 instructions
-mvle generate code for Freescale VLE instructions
-mtitan generate code for AppliedMicro Titan core complex
-mregnames Allow symbolic names for registers
-mno-regnames Do not allow symbolic names for registers
-march=%s is not compatible with the selected ABI -march=<arch> set architecture
-mcpu=<cpu> set cpu [default %s]
-mcpu=<CPU version> Specify the CPU version
-mcpu={fr500|fr550|fr400|fr405|fr450|fr300|frv|simple|tomcat}
-mdouble Mark generated file as using double precision FP insns
-mdsp generate DSP instructions
-mno-dsp do not generate DSP instructions
-mdspr2 generate DSP R2 instructions
-mno-dspr2 do not generate DSP R2 instructions
-mdspr3 generate DSP R3 instructions
-mno-dspr3 do not generate DSP R3 instructions
-mdword Mark generated file as using a 8-byte stack alignment
-me <filename> Redirect errors to a file
-merrors-to-file <filename>
-mfar-mode | -mf Use extended addressing
-mfdpic Assemble for the FDPIC ABI
-mfix-loongson2f-jump work around Loongson2F JUMP instructions
-mfix-loongson2f-nop work around Loongson2F NOP errata
-mfix-vr4120 work around certain VR4120 errata
-mfix-vr4130 work around VR4130 mflo/mfhi errata
-mfix-24k insert a nop after ERET and DERET instructions
-mfix-cn63xxp1 work around CN63XXP1 PREF errata
-mgp32 use 32-bit GPRs, regardless of the chosen ISA
-mfp32 use 32-bit FPRs, regardless of the chosen ISA
-msym32 assume all symbols have 32-bit values
-O0 remove unneeded NOPs, do not swap branches
-O remove unneeded NOPs and swap branches
--trap, --no-break trap exception on div by 0 and mult overflow
--break, --no-trap break exception on div by 0 and mult overflow
-mfpr-32 Mark generated file as only using 32 FPRs
-mfpr-64 Mark generated file as using all 64 FPRs
-mgpr-32 Mark generated file as only using 32 GPRs
-mgpr-64 Mark generated file as using all 64 GPRs
-mhard-float allow floating-point instructions
-msoft-float do not allow floating-point instructions
-msingle-float only allow 32-bit floating-point operations
-mdouble-float allow 32-bit and 64-bit floating-point operations
--[no-]construct-floats [dis]allow floating point values to be constructed
--[no-]relax-branch [dis]allow out-of-range branches to be relaxed
-mignore-branch-isa accept invalid branches requiring an ISA mode switch
-mno-ignore-branch-isa reject invalid branches requiring an ISA mode switch
-mnan=ENCODING select an IEEE 754 NaN encoding convention, either of:
-minsn32 only generate 32-bit microMIPS instructions
-mno-insn32 generate all microMIPS instructions
-mips1 generate MIPS ISA I instructions
-mips2 generate MIPS ISA II instructions
-mips3 generate MIPS ISA III instructions
-mips4 generate MIPS ISA IV instructions
-mips5 generate MIPS ISA V instructions
-mips32 generate MIPS32 ISA instructions
-mips32r2 generate MIPS32 release 2 ISA instructions
-mips32r3 generate MIPS32 release 3 ISA instructions
-mips32r5 generate MIPS32 release 5 ISA instructions
-mips32r6 generate MIPS32 release 6 ISA instructions
-mips64 generate MIPS64 ISA instructions
-mips64r2 generate MIPS64 release 2 ISA instructions
-mips64r3 generate MIPS64 release 3 ISA instructions
-mips64r5 generate MIPS64 release 5 ISA instructions
-mips64r6 generate MIPS64 release 6 ISA instructions
-march=CPU/-mtune=CPU generate code/schedule for CPU, where CPU is one of:
-mips16 generate mips16 instructions
-no-mips16 do not generate mips16 instructions
-mips16 cannot be used with -micromips -mlibrary-pic Mark generated file as using position independent code for libraries
-mmcu generate MCU instructions
-mno-mcu do not generate MCU instructions
-mmedia Mark generated file as using media insns
-mmicromips generate microMIPS instructions
-mno-micromips do not generate microMIPS instructions
-mmicromips cannot be used with -mips16 -mmsa generate MSA instructions
-mno-msa do not generate MSA instructions
-mmt generate MT instructions
-mno-mt do not generate MT instructions
-mmuladd Mark generated file as using multiply add/subtract insns
-mno-dword Mark generated file as using a 4-byte stack alignment
-mno-pack Do not allow instructions to be packed
-mnopic Disable -mpic, -mPIC, -mlibrary-pic and -mfdpic
-mpack Allow instructions to be packed
-mpic Mark generated file as using small position independent code
-mppc64, -m620 generate code for PowerPC 620/625/630
-mppc64bridge generate code for PowerPC 64, including bridge insns
-mbooke generate code for 32-bit PowerPC BookE
-ma2 generate code for A2 architecture
-mpower4, -mpwr4 generate code for Power4 architecture
-mpower5, -mpwr5, -mpwr5x
generate code for Power5 architecture
-mpower6, -mpwr6 generate code for Power6 architecture
-mpower7, -mpwr7 generate code for Power7 architecture
-mpower8, -mpwr8 generate code for Power8 architecture
-mpower9, -mpwr9 generate code for Power9 architecture
-mcell generate code for Cell Broadband Engine architecture
-mcom generate code for Power/PowerPC common instructions
-many generate code for any architecture (PWR/PWRX/PPC)
-mrelocatable support for GCC's -mrelocatble option
-mrelocatable-lib support for GCC's -mrelocatble-lib option
-memb set PPC_EMB bit in ELF flags
-mlittle, -mlittle-endian, -le
generate code for a little endian machine
-mbig, -mbig-endian, -be
generate code for a big endian machine
-msolaris generate code for Solaris
-mno-solaris do not generate code for Solaris
-K PIC set EF_PPC_RELOCATABLE_LIB in ELF flags
-V print assembler version number
-Qy, -Qn ignored
-msmartmips generate smartmips instructions
-mno-smartmips do not generate smartmips instructions
-msoft-float Mark generated file as using software FP
-mtomcat-debug Debug tomcat workarounds
-mtomcat-stats Print out stats for tomcat workarounds
-mvirt generate Virtualization instructions
-mno-virt do not generate Virtualization instructions
-mxpa generate eXtended Physical Address (XPA) instructions
-mno-xpa do not generate eXtended Physical Address (XPA) instructions
-no-expand only valid with SHcompact or SHmedia -no-mix is invalid without specifying SHcompact or SHmedia -nops=count when aligning, more than COUNT nops uses a branch
-ppc476-workaround warn if emitting data to code sections
-shcompact-const-crange is invalid without SHcompact .%s outside of %s ... .COMMon length (%d.) < 0! Ignored. .COMMon length (%ld.) <0! Ignored. .COMMon length (%lu) out of range ignored .EQU must use a label .EXIT must appear within a procedure .REG expression must be a register .REG must use a label .SCOMMon length (%ld.) <0! Ignored. .abiversion expression does not evaluate to a constant .abort detected. Abandoning ship. .arch <arch> requires a matching --march=... option .asmfunc pseudo-op only available with -mccs flag. .asmfunc repeated. .asmfunc without function. .begin [no-]density is ignored .begin directive with no matching .end directive .begin directive without a preceding .ent directive .begin directive without a preceding .file directive .begin literal is deprecated; use .literal instead .begin/.bend in different segments .bend directive names unknown symbol .bend directive without a preceding .ent directive .bend directive without a preceding .file directive .bss size %d < 0! .bss size %ld < 0! .bss size argument missing
.bundle_align_mode alignment too large (maximum %u) .bundle_lock sequence at %u bytes, but .bundle_align_mode limit is %u bytes .bundle_lock with no matching .bundle_unlock .bundle_unlock without preceding .bundle_lock .callinfo is not within a procedure definition .cfi_endproc without corresponding .cfi_startproc .cfi_fde_data is not supported for this target .cfi_fde_data without corresponding .cfi_startproc .cfi_inline_lsda is not supported for this target .cfi_inline_lsda not valid for this frame .cfi_lsda requires encoding and symbol arguments .cfi_personality requires encoding and symbol arguments .cfi_personality_id is not supported for this target .compiler directive missing language and version .compiler directive missing version .cpload not in noreorder section .def pseudo-op used inside of .def/.endef: ignored. .def pseudo-op used inside of .def/.endef; ignored .dim pseudo-op used outside of .def/.endef: ignored. .dim pseudo-op used outside of .def/.endef; ignored .ef with no preceding .function .end [no-]density is ignored .end directive has no name .end directive missing or unknown symbol .end directive names different symbol than .ent .end directive names unknown symbol .end directive without a preceding .ent directive .end directive without a preceding .ent directive. .end directive without a preceding .file directive .end directive without matching .ent .end not in text section .end symbol does not match .ent symbol .end symbol does not match .ent symbol. .end%c encountered without preceding %s .end%s without preceding .%s .endasmfunc without a .asmfunc. .endasmfunc without function. .endef pseudo-op used before .def; ignored .endef pseudo-op used outside of .def/.endef: ignored. .endfunc missing for previous .func .endfunc missing for previous .proc .ent directive has no name .ent directive has no symbol .ent directive without matching .end .ent or .aent not in text section .ent or .aent not in text section. .err encountered .error directive invoked in source file .es without preceding .bs .fail %ld encountered .field count '%d' out of range (1 <= X <= 32) .fill size clamped to %d .fmask outside of .ent .fnend directive without .fnstart .frame outside of .ent .gnu_attribute %d,%d is incompatible with `%s' .gnu_attribute %d,%d is no longer supported .gnu_attribute %d,%d is not a recognized floating-point ABI .gnu_attribute %d,%d requires `%s' .handler directive has no name .ifeqs syntax error .incbin count zero, ignoring `%s' .inst.n operand too big. Use .inst.w instead .largecomm supported only in 64bit mode, producing .comm .linkonce is not supported for this object file format .literal not allowed inside .begin literal region .literal_position inside literal directive; ignoring .ln pseudo-op inside .def/.endef: ignored. .loc before .file .loc outside of .text .loc pseudo-op inside .def/.endef: ignored. .localentry expression for `%s' does not evaluate to a constant .localentry expression for `%s' is not a valid power of 2 .longcall pseudo-op seen when not relaxing .longjump pseudo-op seen when not relaxing .ltorg in section %s paired to .using in section %s .ltorg without prior .using in section %s .machine stack overflow .machine stack underflow .machinemode stack overflow .machinemode stack underflow .mask outside of .ent .mask/.fmask outside of .ent .module is not permitted after generating code .module used with unrecognized symbol: %s
.name directive has no symbol .name directive not in link (.link) section .option pic%d not supported .option pic%d not supported in VxWorks PIC mode .option pop with no .option push .pdesc directive has no entry symbol .pdesc directive not in link (.link) section .pdesc doesn't match with last .ent .pdesc has a bad entry symbol .popsection without corresponding .pushsection; ignored .previous without corresponding .section; ignored .profiler pseudo requires at least two operands. .prologue directive without a preceding .ent directive .prologue within prologue .ref outside .csect .sblock may be used for initialized sections only .scl pseudo-op used outside of .def/.endef: ignored. .scl pseudo-op used outside of .def/.endef; ignored .sect: subsection name ignored .set pop with no .set push .set syntax invalid
.size expression for %s does not evaluate to a constant .size pseudo-op used outside of .def/.endef: ignored. .size pseudo-op used outside of .def/.endef; ignored .space or .fill with negative value, ignored .space repeat count is negative, ignored .space repeat count is zero, ignored .space specifies non-absolute value .space/.bes repeat count is negative, ignored .space/.bes repeat count is zero, ignored .stab%c is not supported .stab%c: description field '%x' too big, try a different debug format .stab%c: ignoring non-zero other field .stab%c: missing comma .stabx of storage class stsym must be within .bs/.es .syntax %s requires command-line option `--no-underscore' .syntax %s requires command-line option `--underscore' .tag pseudo-op used outside of .def/.endef: ignored. .tag pseudo-op used outside of .def/.endef; ignored .tag requires a structure tag .tag target '%s' undefined .tc not in .toc section .tc with no label .type pseudo-op used outside of .def/.endef: ignored. .type pseudo-op used outside of .def/.endef; ignored .unwind_save does not support this kind of register .usect: non-zero alignment flag ignored .usepv directive has no name .usepv directive has no type .uses does not refer to a local symbol in the same section .uses pseudo-op seen when not relaxing .uses target does not refer to a local symbol in the same section .using: base address expression illegal or too complex .val expression is too complex .val pseudo-op used outside of .def/.endef: ignored. .val pseudo-op used outside of .def/.endef; ignored .var may only be used within a macro definition .vframepsp is meaningless, assuming .vframesp was meant .vliw unavailable when VLIW is disabled. .warning directive invoked in source file .word %s-%s+%s didn't fit .word case-table handling failed: table too large 0x%lx out range of signed 32bit displacement 0x%lx: "%s" type = %ld, class = %d, segment = %d
128-bit SIMD scalar or floating-point quad precision register expected 16-bit SIMD scalar or floating-point half precision register expected 16-bit address isn't allowed in MPX instructions 16-bit extension 16-bit jump out of range 16-bit relocation used in 8-bit operand 3-bit immediate out of range 32-bit SIMD scalar or floating-point single precision register expected 32-bit address isn't allowed in 64-bit MPX instructions. 32-bit conditional branch generated 32bit mode not supported on `%s'. 32bit x86_64 is only supported for ELF 5-bit field must be absolute 5-bit immediate too large 6-bit displacement out of range 6-bit immediate out of range 62-bit relocation not yet implemented 64-bit SIMD scalar or floating-point double precision register expected 64-bit integer or SP register expected 64bit mode not supported on `%s'. 68040 and 68851 specified; mmu instructions may assemble incorrectly 8-bit SIMD scalar register expected 8-bit displacement out of range 8-bit immediate out of range 8-bit relocation used in 16-bit operand : Immediate value in cbcond is out of range. : Instruction requires frs2 and frsd must be the same register : PC-relative operand can't be a constant : TLS operand can't be a constant : There are only 32 f registers; [0-31] : There are only 32 single precision f registers; [0-31] : There are only 64 f registers; [0-63] : asr number must be between 0 and 31 : crypto immediate must be between 0 and 31 : expected register name ccr : expected register name pc : expected register name r0-r7 : expecting %asrN : expecting crypto immediate : imm2 immediate operand out of range (0-3) : invalid ASI expression : invalid ASI name : invalid ASI number : invalid cpreg name : invalid membar mask expression : invalid membar mask name : invalid membar mask number : invalid prefetch function expression : invalid prefetch function name : invalid prefetch function number : invalid siam mode expression : invalid siam mode number : non-immdiate imm2 operand : unrecognizable ancillary state register : unrecognizable hyperprivileged register : unrecognizable privileged register :b not permitted; defaulting to :w :lower16: not allowed in this instruction :operand has too many bits :operand value(%d) too big for constraint :unknown relocation constraint size :upper16: not allowed in this instruction <abi name> specify for ABI <abi name> <abi> Specify a abi version
<abi> could be v1, v2, v2fp, v2fpp <abi> assemble for floating point ABI <abi> <abs> <arch name> Assemble for architecture <arch name>
<arch name> could be
v3, v3j, v3m, v3f, v3s, v2, v2j, v2f, v2s <arch name> assemble for architecture <arch name> <baseline> Assemble for baseline <baseline>
<baseline> could be v2, v3, v3m <cpu name> assemble for CPU <cpu name> <dsp name> assemble for DSP architecture <dsp name> <fpu name> assemble for FPU architecture <fpu name> <freg> Specify a FPU configuration
<freg>
0: 8 SP / 4 DP registers
1: 16 SP / 8 DP registers
2: 32 SP / 16 DP registers
3: 32 SP / 32 DP registers <imm8>,X <label> <mode> controls implicit insertion of IT instructions <unknown> <ver> assemble for eabi version <ver> ? section flag ignored with G present @%s is not a complex relocation. @%s reloc is not supported with %d-bit output format @tls may not be used with "%s" operands @tls may only be used in last operand A bignum/flonum may not be a displacement: 0x%lx used A branch offset requires 0 MOD 4 alignment A jump instruction with long immediate detected at the end of the ZOL label @%s A parameter named `%s' already exists for macro `%s' A status register or status bit name is required A0.2,A0.3,A1.2,A1.3 required for QUICKRoT register AAARG -> unhandled constant reloc: %d ADD/SUB sp, sp #imm ADR ADRL used for a symbol not defined in the same file AR %d can only be accessed by %c-unit AR register not found in indirect reference ARC-specific assembler options:
ARM register expected AUDIO ISA extension AVR Assembler options:
-mmcu=[avr-name] select microcontroller variant
[avr-name] can be:
avr1 - classic AVR core without data RAM
avr2 - classic AVR core with up to 8K program memory
avr25 - classic AVR core with up to 8K program memory
plus the MOVW instruction
avr3 - classic AVR core with up to 64K program memory
avr31 - classic AVR core with up to 128K program memory
avr35 - classic AVR core with up to 64K program memory
plus the MOVW instruction
avr4 - enhanced AVR core with up to 8K program memory
avr5 - enhanced AVR core with up to 64K program memory
avr51 - enhanced AVR core with up to 128K program memory
avr6 - enhanced AVR core with up to 256K program memory
avrxmega2 - XMEGA, > 8K, < 64K FLASH, < 64K RAM
avrxmega3 - XMEGA, RAM + FLASH < 64K, Flash visible in RAM
avrxmega4 - XMEGA, > 64K, <= 128K FLASH, <= 64K RAM
avrxmega5 - XMEGA, > 64K, <= 128K FLASH, > 64K RAM
avrxmega6 - XMEGA, > 128K, <= 256K FLASH, <= 64K RAM
avrxmega7 - XMEGA, > 128K, <= 256K FLASH, > 64K RAM
avrtiny - AVR Tiny core with 16 gp registers
Aborting because statement has "%s" Absolute PC-relative value in relaxation code. Assembler error..... Absolute value in relaxation code. Assembler error..... Accessing `%s' as thread-local object Accessing function `%s' as thread-local object Addend to unresolved symbol is not on word boundary. Addend to unresolved symbol not on word boundary. Address mode *+ARx is not allowed in memory-mapped register addressing. Resulting behavior is undefined. Address mode *+ARx is write-only. Results of reading are undefined. Address of immediate operand Addressing mode not implemented yet. Adjusted signed .word (%ld) overflows: `switch'-statement too large. Alignment (%lu) too large: 15 assumed. Alignment must be a power of 2 Alignment negative: 0 assumed Alignment negative: 0 assumed. Alignment too large: %d assumed Alignment too large: %d. assumed Alignment too large: %d. assumed. Alpha options:
-32addr treat addresses as 32-bit values
-F lack floating point instructions support
-mev4 | -mev45 | -mev5 | -mev56 | -mpca56 | -mev6 | -mev67 | -mev68 | -mall
specify variant of Alpha architecture
-m21064 | -m21066 | -m21164 | -m21164a | -m21164pc | -m21264 | -m21264a | -m21264b
these variants include PALcode opcodes
An IMM instruction should not be present in the .s file An instruction was expanded (%s) Architecture mismatch on "%s %s". Architecture variants are: Argument of .vec_size is expected 4 or 16, actual: %d. Argument of .vec_size is not a constant. Argument to .BLOCK/.BLOCKZ must be between 0 and 0x3fffffff Argument to .even ignored Assembler does not yet support PIC Assembler messages:
At least one PR argument expected At least two PR arguments expected Attempt to purge non-existing macro `%s' Attempt to put a common symbol into set %s Attempt to put an undefined symbol into set %s Attempt to redefine register set `%s' Attribute name not recognised: %s Auto increment/decrement offset '%ld' is out of range. Auxiliary register AR0--AR7 required for indirect BALIGN immediate not 0, 1, 2 or 3 (%lu) BFD is out of sync with GAS, unhandled well-known section type `%s' BSPEC already active. Nesting is not supported. BSPEC without ESPEC. BSS length (%d) < 0 ignored BSS length (%d.) <0! Ignored. BYTE expression not a pure number BYTE expression not in the range 0..255 Bad .fmask directive Bad .frame directive 1./2. param Bad .frame directive 3./4. param Bad .mask directive Bad .section directive: want a,s,w,x,M,S,G,T in string Bad COFF version '%s' Bad CPU version '%s' Bad RA (%d) register for .frame Bad base register, using $%d. Bad call to MD_ATOF() Bad call to MD_NTOF() Bad call to md_atof () Bad call to md_atof () - floating point formats are not supported Bad call to md_atof() Bad direct addressing construct %s Bad displacement %d (require 0--255)
Bad expression: @%s + %s. Bad opcode table, broken assembler. Bad opcode-table-option, check in file ns32k-opcode.h Bad operand Bad operand for a load instruction: <%s> Bad operand for a store instruction: <%s> Bad operand value: %s Bad parameter list for macro `%s' Bad register name Bad register name %s Bad register range Bad relocation fixup type (%d) Bad relocation type: 0x%02x Bad segment (should be absolute). Bad segment in expression. Bad sequence number: !%s!%s Bad suffix after ':' use {b|w|d} Defaulting to d Bad suffix, defaulting to d Badly formed address expression Banked registers are not available with this architecture. Big number is too big Big-endian R2 is not supported. Bignum not permitted in short literal. Immediate mode assumed. Bignum too big for %c format; truncated Bignum too big for long Bit field out of range Both arguments must be substitution symbols Both the_insn.HI and the_insn.LO are set : %s Brackets in operand field incorrect Branch to unaligned address Broken assembler. No assembly attempted. Buggy opcode: `%s' "%s"
C0 - C15 expected C54x-specific command line options:
CFI instruction used without previous .cfi_startproc CFI is not supported for this target CFI state restore without previous remember CPU version has already been set CPU8: Stack pointer accessed with an odd offset CRIS-specific options:
C_EFCN symbol for %s out of scope Calling gen_cond_branch_32 for .arch common_v10_v32
Can not do %d byte %srelocation Can not do %d byte pc-relative pic relocation Can not do %d byte pc-relative relocation Can not do %d byte pc-relative relocation for storage type %d Can not do %d byte pic relocation Can not do %d byte relocation Can not do %d byte relocation for storage type %d Can not find match relax hint. Line: %d Can not represent %s relocation in this object file format Can not set dlx_skip_hi16_flag Can't add stop bit to mark end of instruction group Can't change spaces within a procedure definition. Ignored Can't change subspaces within a procedure definition. Ignored Can't deal with expression; defaulting to %ld Can't do flonum short literal: immediate mode used. Can't find opcode to match operands Can't handle O_big in s390_exp_compare Can't hash %s: %s Can't hash `%s': %s
Can't hash instruction '%s':%s Can't redirect stderr to the file '%s' Can't relax difference Can't relocate expression Can't set GP value Can't set register masks Can't use long branches on this architecture Can't work out size of operand.
Cannot allocate unwind descriptor
Cannot assemble instruction Cannot define export symbol: %s
Cannot define static symbol: %s
Cannot express %s%d%s relocation Cannot find relocation type for symbol %s, code %d Cannot generate relocation type for symbol %s, code %s Cannot handle fixup Cannot make %s relocation PC relative Cannot represent %s relocation in object file Cannot represent exponent in %d bits Cannot represent relocation type %s Cannot use special register with this instruction Case value %ld unexpected at line %d of file "%s"
Changing of CPU version on the fly not supported Changing processor generation on fly not supported... Chose GP value of %lx
Closing bracket missing Comma and symbol expected for '.asg STRING, SYMBOL' Comma and symbol expected for '.eval EXPR, SYMBOL' Comma expected Comma expected
Comma expected after section name Common alignment negative; 0 assumed Common alignment not a power of 2 Complex expression not supported Complicated LAPC target operand is not a multiple of two. Use LAPC.D Condition "%s" does not match preceding group Condition "%s" uses a different accumulator from a preceding condition Condition <%c%c> in structured control directive can not be encoded correctly Constant expression %d out of range, [%d, %d]. Conversion of PC relative BSR to absolute JSR Conversion of PC relative branch to absolute jump Conversion of PC relative conditional branch to absolute jump Conversion of PC relative displacement to absolute Copyright (C) 2018 Free Software Foundation, Inc.
Could not set architecture and machine Could not set architecture and machine. Couldn't generate extension instruction opcodes Creating sections with .xdataN/.xrealN/.xstringZ is deprecated. Current section is uninitialized, section name required for .clink D register out of range for selected VFP version D10V options:
-O Optimize. Will do some operations in parallel.
--gstabs-packing Pack adjacent short instructions together even
when --gstabs is specified. On by default.
--no-gstabs-packing If --gstabs is specified, do not pack adjacent
instructions together.
Dangerous simultaneous use of `f%d' and `f%d' Default target `%s' is not supported. Defective assembler. No assembly attempted. Delayed branches not available on SH1 Deprecated syntax. Destination accumulator for each part of this parallel instruction must be different Destination register must be ARn Destination register must be R0 or R1 Destination register must be R2 or R3 Difference of symbols in different sections is not supported Direct value of %ld is not suitable Directive .atmp available only with -mintel-syntax option Directive .dual available only with -mintel-syntax option Directive .enddual available only with -mintel-syntax option Directive invalid within a bundle Displacement length %s ignored! Displacement too large for :d Displacement value of %ld is too large Divide instructions support Don't know how to handle this field. %s Don't know how to relocate plain operands of type %s Dot Product instructions cannot be conditional, the behaviour is UNPREDICTABLE Duplicate %s conditional Duplicate equal sign (=) in instruction Duplicate predicate register ignored Duplicated pseudo-opcode %s. EBCDIC constants are not supported ECOFF debugging is disabled. ENDLOOP without corresponding LOOP EPIPHANY specific command line options:
ESPEC without preceding BSPEC Empty argument of .endp Empty argument of .proc Epilogue count of %lu exceeds number of nested prologues (%u) Error %s in %s
Error in argument %d. Expecting: "%s" Error in expression Error in relocation handling Error in statement syntax Error setting flags for "%s": %s Error: Even number required. Rounded to %d Executing %s in IU in reverse serial may not work Executing %s in IU may not work Executing %s in IU may not work in parallel execution Executing %s in reverse serial with %s may not work Expanded opcode after delayed branch: `%s' Expanded opcode in dual mode: `%s' Expected '(' Expected ')' Expected ':' Expected '[' Expected ']' Expected comma after common length Expected comma after name Expected comma after name "%s" Expected comma after symbol-name Expected comma after symbol-name: rest of line ignored. Expected immediate expression Expected quoted string Expected register, got '%s'. Expected separator `=' Expected simple number. Expecting a constant value Expecting a register name Expecting a register. Expecting character constant argument Expecting comma after CPU errata name, not: %s Expecting operand after ',' Expecting operand after ','; got nothing Expecting operand before ','; got nothing Expecting register D for indexed indirect mode. Expecting second argument Explicit stops are ignored in auto mode Expression Error for operand modifier %%hi/%%lo
Expression inside %%%s could not be parsed Expression out of range, using 0 Expression too complex. Extended addressing not supported on the specified CPU Extra ) Extra junk in function call, expecting ')' Extra junk on line FATAL: Attaching compiler header %s FIRST not supported as a .SUBSPACE argument FP branch in delay slot FP branch preceded by FP instruction; NOP inserted FPA .unwind_save does not take a register list FPA register expected FPU DP extension FPU SP extension FPU fused-multiply-add instructions FRAME parameter must be a multiple of 8: %d
FRV specific command line options:
FT32 options:
Failed to create property section `%s'
Failed to find a valid mode for `%s'. Failed to find real start of function: %s
Fatal error: Field not properly aligned [%d] (%d). Field out of range [%d..%d] (%d). File '%s' not in macro archive format First opcode is long. Unable to mix instructions as specified. First operand to .%s must be a predicate First operand to .%s not a register First operand to .%s not a valid register First operand to .altrp not a valid branch register First operand to .fframe must be a constant First operand to .prologue must be a positive 4-bit constant First operand to .restore must be stack pointer (sp) First operand to .save not a register First operand to .save not a valid register First operand to .save.b must be a positive 5-bit constant First operand to .save.g must be a positive 4-bit constant First operand to .save.gf must be a non-negative 4-bit constant First operand to .unwabi must be a constant First operand to .vframe must be a general register Fix data dependency: %s %s -- %s %s (insert %d nop!/%d) Fix data dependency: %s %s -- %s %s (insert 1 pflush/%d) Fixup of %ld too large for field width of %d Float AC not legal as integer operand Floating point number not valid in expression Floating point register in register list Forced short literal to immediate mode. now_seg=%s to_seg=%s Forcing byte displacement Found '{' after explicit switch to automatic mode Found '{' when already bundling. Found '{' when manual bundling is already turned on Found '}' when manual bundling is off Found '}' when not bundling. Found use of non-canonical register name %s; use %s instead. Freescale XGATE co-processor options:
-mshort use 16-bit int ABI (default)
-mlong use 32-bit int ABI
-mshort-double use 32-bit double ABI
-mlong-double use 64-bit double ABI (default)
--mxgate specify the processor variant [default %s]
--print-insn-syntax print the syntax of instruction in case of error
--print-opcodes print the list of instructions with syntax
--generate-example generate an example of each instruction Function expects two arguments GNU assembler %s
GNU assembler version %s (%s) using BFD version %s
GOT already in symbol table GOT already in the symbol table GOT bad expression with %s. GP prologue size exceeds field size, using 0 instead GREG expression too complicated Garbage at end of instruction: `%s'. Gas failure, reloc type #%i
Gas failure, reloc type %s
Gas failure, reloc value %d
General register not legal as float operand Group section `%s' has no group signature HI/LO registers should be specified together HI/LO registers should be specified without additional registers Hardware capability "%s" not enabled for "%s". Hashing returned "%s". Hi-register ADD, MOV, CMP using pc Hi-register ADD, MOV, CMP, BX, BLX using pc I don't need or use temp. file "%s". I don't use an interpass file! -V ignored I960 options:
IA-64 options:
--mconstant-gp mark output file as using the constant-GP model
(sets ELF header flag EF_IA_64_CONS_GP)
--mauto-pic mark output file as using the constant-GP model
without function descriptors (sets ELF header flag
EF_IA_64_NOFUNCDESC_CONS_GP)
-milp32|-milp64|-mlp64|-mp64 select data model (default -mlp64)
-mle | -mbe select little- or big-endian byte order (default -mle)
-mtune=[itanium1|itanium2]
tune for a specific CPU (default -mtune=itanium2)
-munwind-check=[warning|error]
unwind directive check (default -munwind-check=warning)
-mhint.b=[ok|warning|error]
hint.b check (default -mhint.b=error)
-x | -xexplicit turn on dependency violation checking
IP2K specific command line options:
IT falling in the range of a previous IT block IU instruction may not be in the left container Ignoring attempt to re-define symbol Ignoring attempt to re-define symbol %s Ignoring attempt to re-define symbol `%s'. Ignoring attempt to spill beyond end of region Ignoring changed section attributes for %s Ignoring statement due to "%s" Illegal 32 bit - processor register (`%s') in Instruction: `%s' Illegal AR register in indirect reference Illegal Scale - `%d' Illegal `cinv' parameter: `%c' Illegal `mask16' operand, operation is undefined - `%s' Illegal co-processor register in instruction `%s' Illegal co-processor special register in instruction `%s' Illegal combination of relocation functions Illegal emulated instruction Illegal index register pair (`%s') in Instruction: `%s' Illegal instruction or not implemented opcode. Illegal operand (arg %d) Illegal operand separator `%c' Illegal operand. Illegal operands Illegal operands (whitespace): `%s' Illegal operands for %s Illegal operands%s Illegal operands: %%%s can be only used with call __tls_get_addr Illegal operands: %%%s cannot be used together with other relocs in the insn () Illegal operands: %%%s requires arguments in () Illegal operands: %%r_%s%d requires arguments in () Illegal operands: %%r_plt in %d-byte data field Illegal operands: %%r_tls_dtpoff in %d-byte data field Illegal operands: %%tls_ldo in %d-byte data field Illegal operands: %%tls_ldo requires arguments in () Illegal operands: Can't add non-constant expression to %%%s() Illegal operands: Can't do arithmetics involving %%%s() of a relocatable symbol Illegal operands: Can't do arithmetics other than + and - involving %%%s() Illegal operands: Only %%r_%s%d allowed in %d-byte data fields Illegal operands: garbage after %%r_%s%d() Illegal operands: garbage after %%tls_ldo() Illegal processor register (`%s') in Instruction: `%s' Illegal register (`%s') in Instruction: `%s' Illegal register (`%s') in instruction: `%s' Illegal register `%s' in Instruction `%s' Illegal register `%s' in cop-register list Illegal register `%s' in cop-special-register list Illegal register `%s' in instruction `%s' Illegal register `%s' in register list Illegal register `%s' in user register list Illegal register pair (`%s') in Instruction: `%s' Illegal register pair `%s' in Instruction `%s' Illegal section name `%s' (causes unwind section name clash) Illegal type of operand (arg %d) Immediate operand is not allowed for operand %d. Immediate value %ld too large Immediate value for mbar > 32. using <value %% 32> Immediate value not in 16 bit range: %ld Immediate value not in 16 bit signed range: %ld Immediate value not in 16 bit unsigned range: %ld Immediate value not in 4 bit unsigned range: %ld Immediate value not in 5 bit unsigned range: %ld Immediate value not in 6 bit range: %ld Immediate value not in 6 bit unsigned range: %ld Immediate value not in 8 bit range: %ld Immediate value not in 8 bit signed range: %ld Immediate value not in 8 bit unsigned range: %ld Immediate value of %ld is too large Immediate value of %ld is too large for ldf Immediates %d and %d will give undefined behavior. Improper CSR address (%lu) Improper CSRxI immediate (%lu) Improper shift amount (%lu) Improper use of OP1_IMM_IMPLIED Improper use of OP1_MUST_BE_IMM Incompatible first and second operands in instruction Incorrect fr_opcode value in frag. Internal error..... Incorrect number of operands Incorrect number of operands given Incorrect syntax, %s. Increment/decrement value is out of range: `%ld'. Index can only be applied to rotating or indirect registers Index must be a general register Index out of range 0..%u Index register IR0,IR1 required for displacement Indexed indirect mode is not allowed for movb/movw. Indirect indexed addressing is not valid for 68HC11. Indirect register index must be a general register Infinite loop encountered whilst attempting to compute the addresses of symbols in section %s Infinities are not supported by this target
Info: Initial .body should precede any instructions Initial .prologue should precede any instructions Inserting "%s" into address type table failed: %s Inserting "%s" into constant hash table failed: %s Inserting "%s" into entry hint table failed: %s Inserting "%s" into register table failed: %s Inserting "%s" into structure table failed: %s Insn %s has a jump/branch instruction %s in its delay slot. Insn %s has an instruction %s with limm in its delay slot. Insn slot not set in unwind record. Instruction %s not allowed in a delay slot. Instruction %s not supported in the baseline. Instruction %s requires absolute expression Instruction '%s' requires an LP cpu version Instruction '%s' requires far mode addressing Instruction `%s' is not recognized. Instruction does not support =N addresses Instruction form not available on this architecture. Instruction formats for `%s': Instruction in R container is squashed by flow control instruction in L container. Instruction must be executed in parallel Instruction must be executed in parallel with another instruction. Instruction not supported by this architecture Instruction uses long version, so it cannot be mixed as specified Instructions do not use parallel execution pipelines. Instructions may not be executed in parallel Instructions share the same execution pipeline Instructions using long offset modifiers or absolute addresses are not repeatable. Resulting behavior is undefined. Instructions which cause PC discontinuity are not allowed in a delay slot. Resulting behavior is undefined. Intel K1OM is 64bit ELF only Intel K1OM is 64bit only Intel L1OM is 64bit ELF only Intel L1OM is 64bit only Intel MCU doesn't support `%s' architecture Intel MCU is 32bit ELF only Intel MCU is 32bit only Internal Error: Can't hash %s: %s Internal Error: Can't find %s in hash table Internal Error: Can't hash %s: %s Internal Error: bad instruction length Internal assembler error for instruction %s Internal assembler error for instruction format %s Internal assembler error for macro %s Internal bug. Try to use 0(r%d) instead of @r%d Internal consistency error. check ns32k-opcode.h Internal error (%s).
Internal error at %s:%d.
Internal error found in md_convert_frag: offset %ld. Please report this. Internal error in %s at %s:%d.
Internal error: Can't hash %s: %s Internal error: Range error. %s Internal error: Relax hint error. %s: %x Internal error: Unable to find containing space for %s. Internal error: Unknown fixup type %d (`%s') Internal error: can't find opcode `%s' for `%s'
Internal error: can't hash `%s': %s
Internal error: don't know how to force %s to end of instruction group Internal error: losing opcode: `%s' "%s"
Internal logic error in iif.iifP[].type Internal logic error in iif.iifP[n].type Internal logic error. Line %d, file: "%s" Internal logic error. line %d, file "%s" Invalid --compress-debug-sections option: `%s' Invalid --elf-stt-common= option: `%s' Invalid --size-check= option: `%s' Invalid .CALL argument: %s Invalid .CALLINFO argument: %s Invalid .SPACE argument Invalid .SUBSPACE argument Invalid .insn format
Invalid Add Condition: %s Invalid Add and Branch Condition Invalid Branch On Bit Condition: %c Invalid COPR identifier Invalid CST4 operand value (arg %d) Invalid Compare and Branch Condition Invalid Compare/Subtract Condition Invalid Compare/Subtract Condition: %s Invalid DISPU4 operand value (arg %d) Invalid DataLabel expression Invalid FP Compare Condition: %s Invalid FP Operand Format: %3s Invalid FTEST completer: %s Invalid Floating Point Operand Format. Invalid Indexed Load Completer Syntax. Invalid Indexed Load Completer. Invalid Logical Instruction Condition. Invalid Nullification: (%c) Invalid PIC expression. Invalid SFU identifier Invalid Shift/Extract/Deposit Condition. Invalid Short Load/Store Completer. Invalid Store Bytes Short Completer Invalid Unit Instruction Condition. Invalid accumulator register. Invalid argument %d to .prologue. Invalid argument description: %d Invalid argument location: %s
Invalid argument to --abi option: %s Invalid argument to --isa option: %s Invalid argument to --mach option: %s Invalid argument to .abi: %s Invalid argument to .mode: %s Invalid auxiliary register (use AR0-AR7) Invalid character %s before %s operand Invalid character %s in %s operand Invalid character %s in opcode Invalid combination of instructions for bundle. Invalid combination: --abi=32 with --abi=64 Invalid combination: --abi=64 with --abi=32 Invalid combination: --abi=64 with --isa=SHcompact Invalid combination: --isa=SHcompact with --abi=64 Invalid combination: --isa=SHcompact with --isa=SHmedia Invalid combination: --isa=SHmedia with --isa=SHcompact Invalid constant operand %s Invalid default architecture, broken assembler. Invalid destination register for this instruction, use 'tfr'. Invalid destination register. Invalid directive Invalid displacement in indirect reference Invalid dmad syntax '%s' Invalid duplicate use of `%c%d' Invalid expression after # number
Invalid expression after %%%%
Invalid expression. Invalid field selector. Assuming F%%. Invalid field size, must be from 1 to 32 Invalid floating point number Invalid immediate write operand. Invalid indexed indirect mode. Invalid indexed register, expecting register X. Invalid indexed register, expecting register Y. Invalid indexed register. Invalid indirect addressing mode Invalid indirect addressing mode displacement %d Invalid instruction %s Invalid label '%s' Invalid left/right combination completer Invalid length (use 0 to %d) Invalid mnemonic '%s' Invalid mode: %s
Invalid number Invalid opcode/operands Invalid operand (s) for parallel instruction "%s" Invalid operand (use 1, 2, or 3) Invalid operand expression Invalid operand for `%s' Invalid operand: immediate value used as address. Invalid operand: immediate value used as base address. Invalid operands Invalid operands %s Invalid operands for %s Invalid operation on symbol Invalid operator for operand. Invalid or illegal addressing mode combined with scaled-index Invalid pc-relative relocation Invalid permutation completer Invalid record type for P3 format. Invalid record type for format B1 Invalid record type for format P6 Invalid record type for format X1 Invalid record type for format X3 Invalid register for dbcc/tbcc instruction. Invalid register for post/pre increment. Invalid register for single precision fmpyadd or fmpysub Invalid register in register list Invalid register list for ldm/stm
Invalid register number at '%.6s' Invalid register specification. Invalid register. Invalid register: 'r%d' Invalid register: r0 and r15 illegal Invalid relocation Invalid scaled-indexed mode, use (b,w,d,q) Invalid simultaneous use of `f%d' and `f%d' Invalid source register for this instruction, use 'tfr'. Invalid source register. Invalid status register "%s" Invalid subscript (use 1 to %d) Invalid suffix for literal pool entry Invalid syntax in External addressing mode Invalid syntax in Memory Relative addressing mode Invalid syntax in PC-relative addressing mode Invalid use of `%c%d' as output operand Invalid use of `r%d' as base update address operand Invalid use of parallelization operator. JALX to a symbol in the same ISA mode Jump/Branch instruction detected at the end of the ZOL label @%s Junk after '}': '%s' Junk at end of line, %s. Kernel instruction detected at the end of the ZOL label @%s Known MCU names: LDP instruction needs a 24-bit operand LOC expression stepping backwards is not supported LR and PC should not both be in register list Label "$%d" redefined Label "%s" matches a CPU register name Label must be first in a bundle Label required for .tag Leading plus sign not allowed in core mode Length of .comm "%s" is already %ld. Not changed to %d. Length of .comm "%s" is already %ld. Not changed to %ld. Length of .lcomm "%s" is already %ld. Not changed to %ld. Length of .scomm "%s" is already %ld. Not changed to %ld. Length specification ignored. Address mode 9F used Line %d: unknown relocation type: 0x%x. Line numbers must be positive integers
Literal Pool Overflow Literal loads Long instructions may not be combined. Looks like a proc, but can't tell what kind.
Low order bits truncated in immediate float operand M340 specific opcode used when assembling for M210 MCORE specific options:
-{no-}jsri2bsr {dis}able jsri to bsr transformation (def: dis)
-{no-}sifilter {dis}able silicon filter behavior (def: dis)
-cpu=[210|340] select CPU type
-EB assemble for a big endian system (default)
-EL assemble for a little endian system
MCU option requires a name
MDRD value must be between 1 and 8 MIPS PIC call to register other than $25 MIPS options:
-EB generate big endian output
-EL generate little endian output
-g, -g2 do not remove unneeded NOPs or swap branches
-G NUM allow referencing objects up to NUM bytes
implicitly with the gp register [default 8]
MN10200 options:
none yet
MN10300 assembler options:
none yet
MOVI operand is not a 32-bit signed value: 0x%8x%08x MRI style ORG pseudo-op not supported MT specific command line options:
MU instruction may not be in the right container Macro %s not implemented Macro `%s' was already defined Maverick DSPSC register expected Maverick MVAX register expected Maverick MVD register expected Maverick MVDX register expected Maverick MVF register expected Maverick MVFX register expected Maximum %d bits may be set in `mask16' operand MeP specific command line options:
-EB assemble for a big endian system
-EL assemble for a little endian system (default)
-mconfig=<name> specify a chip configuration to use
-maverage -mno-average -mmult -mno-mult -mdiv -mno-div
-mbitops -mno-bitops -mleadz -mno-leadz -mabsdiff -mno-absdiff
-mminmax -mno-minmax -mclip -mno-clip -msatur -mno-satur -mcop32
enable/disable the given opcodes
If -mconfig is given, the other -m options modify it. Otherwise,
if no -m options are given, all core opcodes are enabled;
if any enabling -m options are given, only those are enabled;
if only disabling -m options are given, only those are disabled.
Memory mapped register "%s" out of range Miscellaneous 16-bit instructions Misplaced .entry. Ignored. Missing '(' after substitution symbol function Missing ')' Missing ')' in subscripted substitution symbol expression Missing ',' Missing '}' at end of file Missing '}': '%s' Missing ) Missing ) in ra(rb) Missing .EXIT for a .ENTRY Missing .callinfo Missing .callinfo for this procedure Missing .callinfo. Missing .endp after previous .proc Missing .exit
Missing .label_state %ld Missing .procend
Missing Branch On Bit Condition Missing `]' to close indexed-indirect mode. Missing `]' to close register indirect operand. Missing arguments for opcode <%s>. Missing forced substitution terminator ':' Missing function name for .PROC Missing function name for .PROC (corrupted label chain) Missing label name on .LABEL Missing macro name Missing matching brackets : `%s' Missing operand Missing operand. Missing or bad .using directive Missing parameter qualifier for `%s' in macro `%s' Missing predicate relation type Missing second register for indexed-indirect mode. Missing second register or offset for indexed-indirect mode. Missing section name Missing size argument Missing symbol name in directive Missing value for required parameter `%s' of macro `%s' Mixing of normal and extended addressing not supported Mixing register syntax, with and without '$'. More than one AR register found in indirect reference More than one displacement found in indirect reference More than one relocation op per insn Motorola 68HC11/68HC12/68HCS12 options:
-m68hc11 | -m68hc12 |
-m68hcs12 | -mm9s12x |
-mm9s12xg specify the processor [default %s]
-mshort use 16-bit int ABI (default)
-mlong use 32-bit int ABI
-mshort-double use 32-bit double ABI
-mlong-double use 64-bit double ABI (default)
--force-long-branches always turn relative branches into absolute ones
-S,--short-branches do not turn relative branches into absolute ones
when the offset is out of range
--strict-direct-mode do not turn the direct mode into extended mode
when the instruction does not support direct mode
--print-insn-syntax print the syntax of instruction in case of error
--print-opcodes print the list of instructions with syntax
--xgate-ramoffset offset ram addresses by 0xc000
--generate-example generate an example of each instruction
(used for testing)
Multiple .cpu directives found Multiply instructions support Must be in a space before changing or declaring subspaces.
NS32K options:
-m32032 | -m32532 select variant of NS32K architecture
--disp-size-default=<1|2|4>
NaNs are not supported by this target
Name # Modes Min ops Max ops Modes mask # Used
Nan, using zero. Need #1 or #2 here Neon double or quad precision register expected Neon quad precision register expected Neon single or double precision register expected Nested procedures No !literal!%ld was found No !tlsgd!%ld was found No !tlsldm!%ld was found No 'bal' entry point for leafproc %s No .ENTRY for this .EXIT No addend allowed in @fptr() relocation No comma after .pdesc <entryname> No compiled in support for %d bit object file format No current frame No instruction found No instruction or missing opcode. No lda !gpdisp!%ld was found No ldah !gpdisp!%ld was found No operator No relocation operand No segment info for current section No such entry in list. (cpu/mmu register) No such opcode No symbol after .code_address No symbol after .linkage No valid label relocation operand Non-absolute symbol: '%s'. Non-constant symbols not allowed
Not a defined coldfire architecture Not a function type Not a symbolic expression Not enough operands Not in a space.
Not in a subspace.
Number of elements must be positive Number too large OPF immediate operand out of range (0-0x1ff) Odd numbered register used as target of multi-register instruction Offset on nested structures is ignored Offset out of 16-bit range for movw/movb insn: %ld Offset out of 16-bit range: %ld. Offset out of 5-bit range for movw/movb insn: %ld Offset out of 5-bit range for movw/movb insn: %ld. Offset out of 9-bit range for movw/movb insn: %ld One of these instructions may not be executed in parallel. Only constant offsets are supported Only constant space allocation is supported Only one .compiler pseudo-op per file! Only one .copyright pseudo-op per file! Only one .version pseudo-op per file! Only one comparison conditional allowed Only one overflow conditional allowed Only the first path encountering the conflict is reported Opcode %s not available in this mode Opcode `%s' is not recognized. Opcode `%s' with these operand types not available in %s mode Opcode `%s' with these operand types not available in H8/300 mode Opcode `%s' with these operand types not available in H8/300H mode Opcode `%s' with these operand types not available in H8/300S mode Opcode(%d.%s): Operand "%s" out of range (use 1 or 2) Operand %d to .%s must be a constant Operand %d to .%s must be a preserved register Operand %d to .%s must be a writable register Operand %u of `%s' should be %s Operand '%s' out of range (%d <= x <= %d) Operand `%x' not recognized in fixup16. Operand `%x' not recognized in fixup8. Operand has odd displacement (arg %d) Operand is not a constant. `%s' Operand mismatch Operand of .vframe contradicts .prologue Operand out of 16-bit range: `%ld'. Operand out of 8-bit range: `%ld'. Operand out of range (arg %d) Operand out of range for a relative branch: `%ld' Operand out of range, %s. Operand to .copy_state must be a constant Operand to .label_state must be a constant Operand to .save.f must be a positive 20-bit constant Operand to .spill must be a constant Operand to .vframesp must be a constant (sp-relative offset) Operand value is not within upper 64 KB (arg %d) Operands to .save.gf may not be both zero Operator may only be applied to symbols. Option -b is depreciated, please use -mbig Option -p is depreciated, please use -mmemparm Option -r is depreciated, please use -mregparm Option -s is depreciated, please use -msmall Option `%s' is not recognized. Options:
-a[sub-option...] turn on listings
Sub-options [default hls]:
c omit false conditionals
d omit debugging directives
g include general info
h include high-level source
l include assembly
m include macro expansions
n omit forms processing
s include symbols
=FILE list to FILE (must be last sub-option)
Out-of-range .word offset handling is not implemented for .arch common_v10_v32 Overflow in expression, truncated to 16 bits Overflow in expression, truncated to 8 bits PC not allowed in register list PC part of operand unpredictable PC relative branch to label %s which is not in the instruction space PC relative relocation not allowed for (internal) type %d PC used as an argument to RPT PC-relative access out of range PC-relative access to misaligned address (%lx) PC-relative offset not 4-byte-aligned PC-relative offset out of range PC-relative reference to a different section PC-relative relocation must be trivially resolved PIC code offset overflow (max 16 signed bits) PIC code offset overflow (max 32 signed bits) PIC relocation size does not match operand size PJ options:
-little generate little endian code
-big generate big endian code
PTA operand is a SHcompact symbol PTB operand is a SHmedia symbol Parallel opcode cannot contain more than two instructions Parameter named `%s' does not exist for macro `%s' Parameters of an existing subspace can't be modified Parse failed. Performance extension Performance extension 2 Perhaps you are missing %%tpoff()? Pipelined instruction: fsrc1 = fdest Please report this bug.
Please use --help to see usage and options for this assembler.
Pointless default value for required parameter `%s' in macro `%s' Pointless use of p0 as first operand to .%s Pointless use of zero first operand to .prologue Post-decrement mode is not valid for 68HC11. Post-increment mode is not valid for 68HC11. PowerPC options:
-a32 generate ELF32/XCOFF32
-a64 generate ELF64/XCOFF64
-u ignored
-mpwrx, -mpwr2 generate code for POWER/2 (RIOS2)
-mpwr generate code for POWER (RIOS1)
-m601 generate code for PowerPC 601
-mppc, -mppc32, -m603, -m604
generate code for PowerPC 603/604
-m403 generate code for PowerPC 403
-m405 generate code for PowerPC 405
-m440 generate code for PowerPC 440
-m464 generate code for PowerPC 464
-m476 generate code for PowerPC 476
-m7400, -m7410, -m7450, -m7455
generate code for PowerPC 7400/7410/7450/7455
-m750cl generate code for PowerPC 750cl
-m821, -m850, -m860 generate code for PowerPC 821/850/860
Pre-increment mode is not valid for 68HC11 Predicate register expected Predicate source and target required Prefix 'd.' invalid for instruction `%s' Premature end of suffix -- Defaulting to d Previous .save incomplete Processor variants are: Prohibited register used for reduced-register, %s. Pseudocode already used %s Pseudodirective .file is only valid when generating ELF Pseudodirective .loc is only valid when generating ELF QUICKRoT 64-bit extension not applicable to this instruction QUICKRoT extension requires 4 registers Qualifying predicate expected RA register is saved twice. RC/SAE operand must follow immediate operands RC/SAE operand must precede immediate operands RD RD, (RI,#offs5) RD,RS RI, #imm4 RISC-V options:
-fpic generate position-independent code
-fno-pic don't generate position-independent code (default)
-march=ISA set the RISC-V architecture
-mabi=ABI set the RISC-V ABI
Radix `%s' unsupported or invalid Rd and Rm should be different in mla Rd and Rm should be different in mul Redefining entrynum for sysproc %s Redefining leafproc %s Redundant `#' suffix operators Reg not valid for H8/300 Register must be R0--R7 Register must be Rn Register must be address register Register must be ivtp or tvtp Register name %s conflicts with symbol of the same name Register name expected Register number (R%ld) for double word access must be even. Register number must be EVEN Register number out of range 0..%u Register symbol %s already defined. Register value annotation ignored Registers cannot be used as a prefix of indexed expression [%s] Registers cannot be used within absolute expression [%s] Registers cannot be used within immediate expression [%s] Relaxation should never occur Relaxation to long branches for .arch common_v10_v32 not implemented Reloc %d not supported by object file format Relocatable values require at least WORD storage Relocation %d is not supported by object file format. Relocation %s is not safe for %s Relocation doesn't fit. (relocation value = 0x%lx) Report bugs to %s
Reserved word `%s' used as parameter in macro `%s' Rn must not overlap other operands Rotating register index must be a non-negative constant S+core co-processor register expected S+core register expected S+core special-register expected SH options:
--little generate little endian code
--big generate big endian code
--relax alter jump instructions for long displacements
--renesas disable optimization with section symbol for
compatibility with Renesas assembler.
--small align sections to 4 byte boundaries, not 16
--dsp enable sh-dsp insns, and disable floating-point ISAs.
--allow-reg-prefix allow '$' as a register name prefix.
--isa=[any use most appropriate isa
| dsp same as '-dsp'
| fp SHF_ALLOC isn't set for GNU_MBIND section: %s SHmedia code not allowed in same section as constants and SHcompact code SIMD scalar or floating-point register expected SMC is not permitted on this architecture SP and PC not permitted in .unwind_movsp directive SP not allowed in register list SPARC options:
SPU options:
--apuasm emulate behaviour of apuasm
SRS base register must be r13 SSE instruction `%s' is used SVC is not permitted on this architecture SVE predicate register expected SVE vector register expected SYMBOL TABLE not implemented S^# may only read-access S^# needs expression Same src/dest register is used (`r%d'), result is undefined Same src/dest register is used (`r%d'),result is undefined Scaled-indexed addressing mode combined with scaled-index Second operand of .save contradicts .prologue Second operand to .%s not a constant Second operand to .prologue must be a general register Second operand to .prologue must be the first of %d general registers Second operand to .restore must be a constant >= 0 Second operand to .save not a valid register Second operand to .save.b must be a general register Second operand to .save.b must be the first of %d general registers Second operand to .save.g must be a general register Second operand to .save.g must be the first of %d general registers Second operand to .save.gf must be a non-negative 20-bit constant Second operand to .unwabi must be a constant Section switching in code is not supported. Semantics error. This type of operand can not be relocated, it must be an assembly-time constant Shift value > 32. using <value %% 32> Short literal overflow(%ld.), immediate mode assumed. Signed immediate value %ld too large Size of frame exceeds maximum of 96 registers Size of rotating registers exceeds frame size Something forgot to clean up
Source and destination register should not be equal Source registers must be in the same unit Spurious `,' or bad indirect register addressing mode. Spurious operands; (%d operands/instruction max) Standalone `#' is illegal String extension Substitution symbols must begin with a letter Subtype %d is not recognized. Sunplus-v2-0-0-20060510
Support for 64-bit arithmetic not compiled in. Supported ARCH values are: Swapping instruction order Symbol %s used as immediate operand in PIC mode. Symbol '%s' could not be created. Symbol `%s' can not be both weak and common Symbol expected Symbol missing
Symbol missing for .set/.equ Symbol used as immediate for mbar instruction Symbol used as immediate for shift instruction Symbol used as immediate value for msrset/msrclr instructions Syntax in scaled-indexed mode, use [Rn:m] where n=[0..7] m={b,w,d,q} TLS relocation against a constant TLS relocation not allowed in FLIX bundle TLS relocation size does not match operand size TLS_*_S9 relocs are not supported yet TMS320C6000 options:
TOC section size exceeds 64k TOKEN TRACE not implemented Tag must come before qualifying predicate. Tag name expected Tags on unwind pseudo-ops aren't supported, yet Target processor does not support this instruction. The ".%s" pseudo-op is not implemented
The %s operand doesn't match The .BTEQU pseudo-op is not implemented. The .DEFINE pseudo-op is not implemented The .ENTER pseudo-op is not supported The .LEAVE pseudo-op is not supported The .MACRO pseudo-op is not implemented The 64 bit file format is used without esame instructions. The `.abi %s' directive is not valid with this architecture The `.mode %s' directive is not valid with this architecture The option "--no-allow-flix" prohibits multi-slot flix. The trap id must be a constant. This architecture doesn't support atomic instruction This architecture doesn't support mmu This assembler does not support processor generation %ld This assembler was configured for a target of `%s' and default,
cpu type `%s'.
This assembler was configured for a target of `%s'.
This coprocessor register access is deprecated in ARMv8 This immediate requires 0 MOD 16 alignment This immediate requires 0 MOD 2 alignment This immediate requires 0 MOD 4 alignment This immediate requires 0 MOD 8 alignment This instruction may be unpredictable if executed on M-profile cores with interrupts enabled. This is the location of the conflicting usage This operand must be constant at assembly time This operator only produces two byte values. This program is free software; you may redistribute it under the terms of
the GNU General Public License version 3 or later.
This program has absolutely no warranty.
Thumb does not support NOP with hints Thumb does not support conditional execution Thumb does not support negative register indexing Thumb does not support register indexing with writeback Thumb does not support register post-indexing Thumb does not support the 2-argument form of this instruction Thumb does not support this addressing mode Thumb encoding does not support an immediate here Thumb encoding does not support rotation Thumb load/store multiple does not support {reglist}^ Thumb supports only LSL in shifted register indexing Thumb-2 MUL must not set flags Thumb-2 instruction only valid in unified syntax Thumb2 branch out of range Too few operands to '%s'. Too many argument. `%s' Too many instructions for bundle. Too many operands Too many operands passed to instruction Too many operands scanned Too many operands: %s Too many registers popped Trap id `%ld' is out of range. Trap id must be within [0x30..0x39] or [0x40..0xff]. Treating '%-*s' as a symbol. Tried to .set unrecognized mode `%s' Tried to convert PC relative branch to absolute jump Trying to 'bal' to %s Two IU instructions may not be executed in parallel Two MU instructions may not be executed in parallel Two instructions in the same bundle both write to register %s, which is not allowed. Unable to allocate memory for new instructions
Unable to determine default target processor from string: %s Unable to find %s relocation for instruction %s Unable to mix instructions as specified Unable to parse TLS base: %s Unable to process relocation for thumb opcode: %lx Unable to produce reloc against symbol '%s' Unable to use @pcl relocation for insn %s Unable to use @plt relocation for insn %s Unaligned operand. Needs to be 16bit aligned Unaligned operand. Needs to be 32bit aligned Unary operator %c ignored because bad operand follows Unbalanced parenthesis in %s operand. Unbalanced parenthesis in operand %d Undefined .EXPORT/.IMPORT argument (ignored): %s Undefined absolute constant: '%s'. Undefined register: '%s'. Undefined space: '%s' Assuming space number = 0. Undefined substitution symbol '%s' Unexpected branch conversion with `%x' Unexpected character '%c' after operand %d to %s. Unexpected reference to a symbol in a non-code section Unexpected return value [%d] from parse_toc_entry!
Unhandled dependency %s for %s (%s), note %d Unhandled reloc type Unimplemented register `%s' specified Unknown .syntax operand Unknown CPU identifier `%s' Unknown TMS320C30 instruction: %s Unknown cpu -mcpu=%s Unknown exception: `%s' Unknown extension Unknown indirect addressing mode Unknown instruction '%s' Unknown opcode `%.*s'. Unknown opcode `%s' Unknown opcode `%s'. Unknown opcode: `%s' Unknown operator Unknown processor register (32 bit) : `%d' Unknown processor register : `%d' Unknown psr option `%s' Unknown register pair - index relative mode: `%d' Unknown register pair: `%d' Unknown register: `%d' Unknown reloc in md_apply_fix: %s Unknown relocation encountered in md_apply_fix. Unknown relocation operand: !%s Unknown relocation operand: @%s Unknown segment type Unknown size of floating point registers Unknown temporary pseudo register Unknown type Unknown type %c
Unknown/unsupported address literal type Unmatched high relocation Unmatched high/shigh reloc Unrecognised option: -hidden Unrecognized .LEVEL argument
Unrecognized .option directive: %s
Unrecognized .type argument Unrecognized condition code "%s" Unrecognized dependency specifier %d
Unrecognized field type '%c' Unrecognized fix-up (0x%08lx) Unrecognized indirect address format "%s" Unrecognized instruction "%s" Unrecognized opcode format: `%s' Unrecognized opcode, %s. Unrecognized opcode: `%s' Unrecognized operand list '%s' for instruction '%s' Unrecognized operand/register, %s. Unrecognized option '-x%s' Unrecognized option following -K Unrecognized or unsupported floating point constant Unrecognized parallel instruction "%s" Unrecognized parallel instruction '%s' Unrecognized parallel instruction combination "%s || %s" Unrecognized predicate relation type Unrecognized section '%s' Unrecognized status bit "%s" Unrecognized struct/union tag '%s' Unrecognized substitution symbol function Unrecognized version '%s' Unsigned immediate value %ld too large Unsupported RISC-V relocation number %d Unsupported broadcast: `%s' Unsupported fixup size %d Unsupported instruction set extension: %s Unsupported operation on reloc Unsupported processor generation %d Unsupported relocation size %d Unsupported use of %s Unsupported use of .gpword Unsupported use of sp Unterminated string after absolute expression Unwind directive not followed by an instruction. Usage: %s [option...] [asmfile...]
Use of .def/.ref is deprecated. Use .global instead Use of PC here is UNPREDICTABLE Use of PC here is deprecated Use of p0 is not valid in this context Use of r%u as a source register is deprecated when r%u is the destination register. Use the .mmregs directive to use memory-mapped register names such as '%s' Used $at without ".set noat" Used FPU instructions requires enabling FPU extension Used more than the available 48 rotating registers Used more than the available 96 rotating registers Used more than the declared %d rotating registers Using ENTRY rather than CODE in export directive for %s Using a constant as second operand to .prologue is deprecated Using old style, %%hi(expr), please change to PPC style, expr@h. Using old style, %%lo(expr), please change to PPC style, expr@l. Using temp register (r1) Using temp register(r1) VAX options:
-d LENGTH ignored
-J ignored
-S ignored
-t FILE ignored
-T ignored
-V ignored
VFP registers must be adjacent VFP single or double precision register expected VFP single precision register expected VFP single, double or Neon quad precision register expected VFP system register expected VFP/Neon double precision register expected VIP_BEGIN error:%s VLIW packing constraint violation VLIW packing used for -mno-pack VMS options:
-+ encode (don't truncate) names longer than 64 characters
-H show new symbol after hash truncation
-replace/-noreplace enable or disable the optimization of procedure calls
VMS options:
-+ hash encode names longer than 31 characters
-1 `const' handling compatible with gcc 1.x
-H show new symbol after hash truncation
-h NUM don't hash mixed-case names, and adjust case:
0 = upper, 2 = lower, 3 = preserve case
-v"VERSION" code being assembled was produced by compiler "VERSION"
Value %d doesn't fit in signed %d-bit field Value %d doesn't fit in unsigned %d-bit field Value %ld not aligned by 2 for 10-bit PC-relative branch. Value %ld not aligned by 2 for 9-bit PC-relative branch. Value %ld too large for 10-bit PC-relative branch. Value %ld too large for 8-bit PC-relative branch. Value %ld too large for 9-bit PC-relative branch. Value for ENTRY_FR must be in the range 12..21
Value for ENTRY_GR must be in the range 3..18
Value for ENTRY_SR must be 3
Value for parameter `%s' of macro `%s' was already specified Value not in 16 bit range: %ld Value not in 16 bit signed range: %ld Value not in 4 bit unsigned range: %ld Value not in 5 bit unsigned range: %ld Value not in 6 bit range: %ld Value not in 6 bit unsigned range: %ld Value not in 8 bit range: %ld Value not in 8 bit signed range: %ld Value out of 16-bit range. Value out of 3-bit range. Value out of 4-bit range. Value out of 5-bit range. Value truncated to 62 bits Variable is accessed using small data read only anchor, but it is not in the small data read only section Variable is accessed using small data read write anchor, but it is not in the small data read write section Very short instr to option, ie you can't do it on a NULLstr Virtual memory exhausted Warning: Warning: conditional outside an IT block for Thumb. Warning: duplicated register (r%d) in register list Warning: internal error: forgetting to set endndx of %s Warning: register range not in ascending order Writes to register '%s' are not allowed. Wrong displacement %d Wrong number of input operands Wrong number of operands Wrong number of output operands Wrong numbers of operands in default, check ns32k-opcodes.h Wrong register in floating-point reglist Wrong register in register indirect mode. Wrong size pointer register for architecture. XScale accumulator register expected Xtensa absolute literals option not supported; ignored [0-9]H labels do not mix with dot-pseudos [0-9]H labels may not appear alone on a line [PC] index banned []index same as ()+register: unpredictable []index same as -()register: unpredictable [no-]generics is deprecated; use [no-]transform instead [no-]relax is deprecated; use [no-]transform instead [tocv] symbol is not a toc symbol `%s %d' after `%s %d' from %s:%u `%s %d' but no chunk open yet `%s%s' can't be used for write mask `%s%s' not allowed with `%s%c' `%s' Illegal count-register combination. `%s' Illegal use of register. `%s' Illegal use of registers. `%s' and `%s' can't be undefined in `%s' - `%s' `%s' can't be equated to common symbol `%s' `%s' can't be undefined in `%s' - `%s' {%s section} `%s' can't be undefined in `%s' {%s section} - `%s' `%s' can't be versioned to common symbol '%s' `%s' can't go in %s of %s template `%s' cannot be predicated `%s' cannot be used here `%s' cannot be used with `%s' `%s' does not fit into %s template `%s' does not fit into bundle `%s' does not support legacy NaN `%s' has undefined result `%s' is already the alias of %s `%s' `%s' is deprecated, use `%s' `%s' is not a valid %s expression `%s' is not a valid parameter qualifier for `%s' in macro `%s' `%s' is not supported in 64-bit mode `%s' is not supported on `%s%s' `%s' is not supported on `%s' `%s' is not valid here (expected `%c%s%s%c') `%s' is only supported in 64-bit mode `%s' must be last in bundle `%s' must be last in instruction group `%s' operand %d must use `%ses' segment `%s' should be an operand to this .endp `%s' symbol without preceding function `%s' was already defined `%s' was already used as parameter (or another local) name `%s' was not defined within procedure `%s' was not specified with previous .proc `&' serial number operator is not supported `)' required `,' required `.abi 32' but command-line options do not specify 32-bit ABI `.abi 64' but command-line options do not specify 64-bit ABI `af' must appear alone `fp=32' used with a 64-bit ABI `fp=32' used with a MIPS R6 cpu `fp=64' used with a 32-bit ABI `fp=64' used with a 32-bit fpu `fp=xx' cannot be used with `singlefloat' `gp=32' used with a 64-bit ABI `gp=64' used with a 32-bit ABI `gp=64' used with a 32-bit processor `nooddspreg` cannot be used with a 64-bit ABI `noreorder' must be set before `nomacro' a NOP might be needed before the EINT a bignum with underscores may not have more than 8 hex digits in any word a bignum with underscores must have exactly 4 words a destination register must be supplied a different %s was already specified, is now %s a register has no address a reloc on this operand implies an overflow absolute sections are not supported accumulator not a valid destination addend used with $DSBT_INDEX address offset must be half word alignment address offset must be word alignment address prohibits # address prohibits () address prohibits ()+ address prohibits -() address prohibits @ address prohibits [] address prohibits displacement length specifier address prohibits register address too high for vector table jmp/jsr address units must be one of %s addressing mode not supported alias = %s
align value not recognized, using size alignment is not a positive number alignment is not a power of 2 alignment must be constant alignment negative, 0 assumed alignment negative; 0 assumed alignment not a power of 2 alignment padding (%lu byte) not a multiple of %ld alignment padding (%lu bytes) not a multiple of %ld alignment too large, %d assumed alignment too large: %u assumed alignment too large; %d assumed alignment too large; assuming %d alignment too large; assuming %ld alignments greater than %d bytes not supported in .text sections. already assembled instructions ambiguous flags combination - '.profiler' directive ignored. ambiguous memory operand size for `%s` ambiguous operand size for `%s' architectural extension `%s' is not allowed for the current base architecture architectural extensions must be specified in alphabetical order architecture `%s' unrecognized architecture bumped from "%s" to "%s" on "%s" architecture features both enabled and disabled architecture of opcode conflicts with that of earlier instruction(s) architecture variant invalid assemble Thumb code assemble for big-endian assemble for little-endian assembly 0x%08x, expected %s assembly state not set for first frag in section %s assuming %s on symbol assuming all members of group `%s' are COMDAT at most %d displacement operands are allowed at most %d immediate operands are allowed attaching copyright header %s: %s attaching version header %s: %s attempt to .org/.space backwards? (%ld) attempt to .space/.bes backwards? (%ld) attempt to add an indirect_symbol to a stub or reference section with a zero-sized element at %s attempt to allocate data in absolute section attempt to allocate data in common section attempt to branch into different segment attempt to fill absolute section with non-zero value attempt to fill section `%s' with non-zero value attempt to get value of unresolved symbol `%s' attempt to move .org backwards attempt to re-define symbol `%s' attempt to recreate an unwind entry attempt to redefine `%s' with a different length attempt to redefine pseudo-op `%s' ignored attempt to redefine symbol attempt to redefine typed alias attempt to store float in absolute section attempt to store float in section `%s' attempt to store non-empty string in section `%s' attempt to store non-zero value in section `%s' attempt to store value in absolute section attempt to use an ARM instruction on a Thumb-only processor -- `%s' backward ref to unknown label "%d:" bad .common segment %s bad .fmask directive bad .frame directive bad .longcall format bad .mask directive bad .mask/.fmask directive bad .nan directive bad .relax format bad .reserve segment -- expected BSS segment bad .section directive: want a,e,v,w,x,M,S,G,T in string bad .section directive: want a,l,w,x,M,S,G,T in string bad .section directive: want a,o,s,w,x,M,S,G,T in string bad .section directive: want a,s,w,x,M,S,G,T in string bad .section directive: want a,v,w,x,M,S in string bad .section directive: want a,w,x,M,S,G,T in string bad .uses format bad .weakext directive bad COFF debugging information bad RVC field specifier 'C%c'
bad alignment bad alignment of %d bytes in literal pool bad argument to %s_check directive. bad argument to syntax directive. bad arguments to instruction bad base register: must be r0 bad bitmask specified after APSR bad call to MD_ATOF() bad call to md_atof bad combined pmuls output operand bad coprocessor id bad defsym; format is --defsym name=value bad element type for instruction bad escaped character in string bad expression bad expression syntax bad floating literal: %s bad floating-point constant: exponent overflow bad floating-point constant: unknown error code=%d bad format for ifc or ifnc bad format of OPT NEST=depth bad frag at %p : fix %ld addr %ld %ld
bad functional unit for operand %u of '%.*s' bad immediate value for 8-bit offset (%ld) bad immediate value for offset (%ld) bad instruction `%s' bad instruction format bad instruction syntax bad list length bad list length for table lookup bad list type for instruction bad literal size
bad memory operand `%s' bad number of operands to '%.*s' bad offset 0x%08lX (must be an 8-bit number of words) bad offset 0x%08lX (must be word-aligned) bad offset 0x%08lX (only 12 bits available for the magnitude) bad offset 0x%08lX (only 8 bits available for the magnitude) bad opcode or operands bad operand %u of '%.*s' bad operand combination for '%.*s' bad or irreducible absolute expression bad or irreducible absolute expression; zero assumed bad or missing co-processor number bad or unhandled relocation type: 0x%02x bad personality routine number bad predicate '%s' bad range in register list bad register expression bad register for mrs bad register for operand %u of '%.*s' bad register for post-index bad register in [] bad register list bad register list: %s bad register name `%s' bad register name: %s bad register number: %s bad register or register pair for operand %u of '%.*s' bad register pair for operand %u of '%.*s' bad register range bad relaxation state bad reloc expression bad relocation expression for '%s' bad relocation fixup type (%d) bad segment bad size %d in type specifier bad size %d in vector width specifier bad starting register: r0 and r15 invalid bad string constant bad symbol suffix bad type for register bad type for scalar bad type in Neon instruction bad value (%s) for %s bad vector arrangement type bad/missing psr specifier badly formed .dim directive badly formed .dim directive ignored badly formed .size directive badly formed .weak directive ignored badly formed expression near %s base and offset must be from the same unit base register expected base register specified but zero base register written back, and overlaps one of transfer registers base register written back, and overlaps second transfer register base unit must be either A0 or A1 base unit must be one of %s bfd-target = %s
bfd_set_section_flags: %s big endian mode is not supported bignum invalid bignum invalid; zero assumed bignum truncated to %d byte bignum truncated to %d bytes bit-field extends past end of register blx to '%s' an ARM ISA state function changed to bl blx to Thumb func '%s' from Thumb ISA state changed to bl both insns for !gpdisp!%ld must be in the same section br_gr record before region record! br_mem record before region record! bra or bsr with undefined symbol. branch %s is always true branch address range overflow (0x%lx) branch must be last instruction in IT block branch offset %d out of range branch offset %d out of range %d to %d branch offset out of range
branch operand has odd offset (%lx)
branch out of range branch prediction invalid on this opcode branch relaxation failed
branch relaxation is not supported in `%s' branch target frequency must be greater than 0 branch target not word aligned branch to a symbol in another ISA mode branch to misaligned address (0x%lx) branching or jumping to a loop end may trigger hardware errata break outside of structured loop broadcast is needed for operand of such type broadcast not on source memory operand broken assembler, no assembly attempted byte count constant %ld is out of range [1..%d] byte displacement out of range byte or halfword not valid for base register call target address 0x%08x out of range 0x%08x to 0x%08x call to md_convert_frag
call to md_convert_frag
call to md_estimate_size_before_relax
call to md_estimate_size_before_relax
call to tc_aout_fix_to_chars
can not do %d byte pc-relative relocation can not do %d byte relocation can not resolve expression can only load two consecutive registers can only store two consecutive registers can only transfer two consecutive registers can't []index a register, because it has no address can't change index for operand can't close %s: %s can't close `%s' can't create %s: %s can't create group: %s can't create relocation can't create section %s can't encode register '%s%s' in an instruction requiring REX prefix. can't extend frag can't extend frag %lu char can't extend frag %lu chars can't fill %ld byte in section %s of %s: '%s' can't fill %ld bytes in section %s of %s: '%s' can't find fixup pointed to by .uses can't find opcode can't find opcode can't find previous opcode can't handle expression can't handle generation of literal/labels yet can't handle non absolute segment in `%s' can't handle undefined OP TYPE can't hash %s: %s can't have relocation for ipush can't make global register symbol `%s' can't mix positional and keyword arguments can't mix relocation modifier with explicit shift can't open %s for reading: %s can't open %s: %s can't open `%s' for writing can't open a bfd on stdout %s can't open macro library file '%s' for reading: %s can't predecrement can't read from %s: %s can't redefine the index of a scalar alias can't redefine the type of a register alias can't redefine type for operand can't represent relocation type %s can't resolve `%s' {%s section} - `%s' {%s section} can't resolve value for symbol `%s' can't set section flags for section %s can't start writing .mdebug section: %s can't use COBR format with external label can't use Neon quad register here can't use R0 here can't use alignment with this instruction can't use high part of register in operand %d can't use register '%s%s' as operand %d in '%s'. can't write %ld byte to section %s of %s: '%s' can't write %ld bytes to section %s of %s: '%s' cannot assemble DSP instruction, DSP option not set: %s cannot assemble FPU instruction, FPU option not set: %s cannot assemble into a literal fragment cannot both predecrement and postincrement cannot branch to odd address cannot combine index with option cannot combine pre- and post-indexing cannot convert expression symbol %s to complex relocation cannot create 64-bit relocation cannot create floating-point number cannot decode instruction format cannot define symbol `%s' in absolute section cannot determine Thumb instruction size. Use .inst.n/.inst.w instead cannot do %s %u byte relocation cannot do %u byte pc-relative relocation cannot do %u-byte relocation cannot emit PC relative %s relocation%s%s cannot emit relocation %s against subsy symbol %s cannot encode opcode "%s" cannot encode opcode "%s" in the given format "%s" cannot find suitable trampoline cannot generate relocation type for symbol %s, code %s cannot honor width suffix -- `%s' cannot make a relative jump to an absolute location cannot mask instruction using no functional unit cannot override zerofill section type for `%s,%s' cannot pack %s and %s together cannot pack %s and %s together with a 16-bit insn cannot pack %s into slot P1 cannot pack %s with a 16-bit insn cannot represent %s relocation in object file cannot represent %s relocation in this object file format cannot represent %s relocation in this object file format1 cannot represent `%s' relocation in object file cannot represent relocation type %s cannot represent relocation type %s in x32 mode cannot resolve @slotcount parameter cannot set literal_prefix inside literal fragment cannot use `%s' in this section cannot use indirect addressing with the PC cannot use partial register %s for addressing cannot use post-indexing with PC-relative addressing cannot use post-indexing with this instruction cannot use register index with PC-relative addressing cannot use register index with this instruction cannot use writeback with PC-relative addressing cannot use writeback with this instruction canonical = %s
character constant too large character following name is not '#' cmpu doesn't support condition code %s co-processor offset out of range co-processor register expected code is ATPCS conformant code uses 26-bit program counter code uses 32-bit program counter comma expected between operands comma is expected comma missing in .xstabs common alignment not a power of 2 comparison must be with register or #0 condition code %s value (%d) too large condition code invalid for jr condition code register should be 0 or 4 for %s, was %d condition code register should be even for %s, was %d condition not followed by conditionalizable insn condition required condition sa cannot be used here conditional branch or jal insn's operand references R%ld of previous arithmetic or logic insn. conditional branch out of range conditional branch target not word aligned conditional infixes are deprecated in unified syntax conditional instruction cannot use B flag conditional instruction cannot use G flag conditional instruction cannot use R flag conflicting ISA extension attributes. confusing relocation expressions confusion in formal parameters constant doesn't fit in 4 bits constant expression expected constant expression or register list expected constant expression required constant expression required. constant generator destination register found in %s constant generator source register found in %s constant offset required constant out of 8-bit range: %d constant shift amount required constant too big to fit into instruction constant value required control register '%s' not supported on this architecture control register expected, but saw '%.6s' convert_frag
core and copro insn lengths must total 32 bits. core and copro insn lengths must total 64 bits. core register %s value (%d) too large could not assemble: %s could not build transition for %s => %s could not parse INSN_PATTERN '%s' could not parse INSN_REPL '%s' could not parse template definition could not set architecture and machine could not skip to %ld in file `%s' could not update architecture and machine could not write .mdebug section: %s couldn't find a valid instruction format couldn't find relocation to use cpu `%s' unrecognized cpu-type = %s
cr%ld is a reserved control register ctoff() relocation used on an instruction which does not support it d0/d1 registers dangerous MULS/MULU location; give it higher alignment dangling `__gcc_isr %d' dangling `__gcc_isr' data dependency: %s %s -- %s %s (%d/%d bubble) data in executable section data item with alignment larger than location data transfer register cannot be halfword dest and source1 must be the same register dest must overlap one source register destination destination for add/subtract can only be R2 or R3 destination for multiply can only be R0 or R1 destination operand must be 16 bit register destination operand must be 16bit absolute address destination operand must be 8 bit register destination register is same for parallel insns destination register modified by displacement-post-modified address destination register must be full-word destination register must be r1 destination register same as write-back base destination register should be even numbered destination unit must be RD detected global register use not covered by .register pseudo-op difference of two symbols only supported with .long, .short, or .byte directive %s cannot be negated directive .big encountered when option -big required directive .little encountered when option -little required directive LOC from within a BSPEC/ESPEC pair is not supported directive LOCAL must be placed in code or data directives are not valid inside bundles discriminator less than zero displacement is too large displacement must be an unsigned 8-bit number displacement overflows 12-bit field displacement overflows 8-bit field displacement to defined symbol %s overflows 12-bit field displacement to defined symbol %s overflows 8-bit field displacement to undefined symbol %s overflows 12-bit field displacement to undefined symbol %s overflows 8-bit field displacement too large (%d) displacement too large for this architecture; needs 68020 or higher div / mul are reserved instructions divide by zero division by zero division by zero when setting `%s' dla used to load 32-bit register; recommend using la instead do not output verbose error messages do not warn on use of deprecated feature does not match begin %s%s at %s:%d don't use Rn-Rm syntax with non-unit stride dropping register %d in section %s does not match using register %d dropping register %d in section %s previously used in section %s dsp immediate shift value not constant duplicate !tlsgd!%ld duplicate !tlsldm!%ld duplicate ".else" duplicate .fnstart directive duplicate .handlerdata directive duplicate .personality directive duplicate .personalityindex directive duplicate datalabel operator ignored duplicate instruction %s duplicate macro %s duplicated `%s' duplicated psr bit specifier elements must be smaller than reversal region else without matching if emit_one_bundle: unexpected dynamic op empty label field for IS empty symbol name in .def; ignored empty vector register list emulations not handled in this configuration end of file after a one-character quote; \0 inserted end of file in comment end of file in comment; newline inserted end of file in escape character end of file in multiline comment end of file in string; '%c' inserted end of file inside conditional end of file not at end of a line; newline inserted end of macro inside conditional end of vector register list not found end on line error endf without for endi without matching if ending register must be r15 endw without while entity size for SHF_MERGE not specified entry instruction with stack decrement < 16 error constructing %s pseudo-op table: %s error parsing element/structure list error setting flags for "%s": %s error setting flags for ".sbss": %s error: unsupported #foo() directive used on symbol estimate size
estimate_size_before_relax called even register number required even register required excess operands to %s excess operands: '%s' expected #constant expected #n as first argument of %s expected %c expected ',' after section name expected ',' after symbol name expected ',' after symbol size expected ']', not %c in %s expected , <constant> expected .L, .W or .B for register in indexed addressing mode expected 0 operands for generated label expected 0 or 1 expected <Rm> or <Dm> or <Qm> operand expected <nn> expected <offset>, <opcode> expected <reg>, <reg> expected <tag> , <value> expected @(exp, reg16) expected EP register expected `%s' to have already been set for .vtable_inherit expected a %s name followed by a `,' expected address expression expected alignment after size expected closing paren expected comma expected comma after "%s" expected comma after instruction name expected comma after major opcode expected comma after name expected comma after name "%s" expected comma after name `%s' in .localentry directive expected comma after name `%s' in .size directive expected comma after name in .symver expected comma after name in .vtable_entry expected comma after name in .vtable_inherit expected comma after register mode expected comma after register number expected comma after symbol name expected comma after symbol-name: rest of line ignored. expected comma or colon after symbol name; rest of line ignored expected comma separator expected constant expression as first argument of %s expected constant expression, got %s expected constant in the range 2..16 expected constant value as argument to RPT expected expression expected expression, got %s expected fill pattern missing expected first argument of %s to be in the range 1-4 expected index expected numeric constant expected one operand for generated literal expected quoted string expected register expected register as second argument of %s expected register list expected register name or constant as first argument of %s expected simple number expected symbol expected symbol name expected valid addressing mode for mova: "@(disp, ea.sz),ERn" expected } expecting %c near %s expecting ) expecting ] expecting `)' after scale factor in `%s' expecting `,' or `)' after base register in `%s' expecting `,' or `)' after index register in `%s' expecting a register for operand %d expecting comma delimited operands expecting comma delimited register operands expecting control register expecting either ON or OFF after .list expecting index register or scale factor after `,'; got '%c' expecting indirect branch instruction after `notrack' expecting indirect register `($rA)' expecting indirect register `($rX)' expecting lockable instruction after `lock' expecting mnemonic; got nothing expecting opcode string in self test mode expecting operand after ','; got nothing expecting operand before ','; got nothing expecting prefix; got nothing expecting register expecting scale factor of 1, 2, 4, or 8: got `%s' expecting valid branch instruction after `bnd' expecting { expression doesn't fit in BYTE expression doesn't fit in WORD expression error expression must be constant expression not a constant expression out of range: defaulting to 0 expression out of range: defaulting to 1 expression syntax error expression too complex extended instruction in a branch delay slot extended instruction in delay slot extended operand requested but not required extending shift is not permitted extension `%s' unrecognized extension does not apply to the base architecture extra .LABEL arguments ignored. extra characters '%s' at end of constant expression '%s' extra characters '%s' at end of immediate expression '%s' extra characters '%s' at end of operand '%s' extra characters '%s' at the end of absolute operand '%s' extra closing brace extra colon extra comma extra dot extra opening brace extra stuff on line ignored extraneous characters at end of numeric section type extraneous shift as part of operand to shift insn failed for %d
failed general register sanity check. failed regnum sanity check. failed sanity check failed sanity check. failed sanity check: long_jump failed sanity check: short_jump failed special case insn sanity check failed to assemble instruction: "%s" failed to parse flags failed to read instruction table %s
failed to set flags for "%s": %s failed to set subsections by symbols failed to set up debugging information: %s fake .file after real one fall through frequency must be greater than 0 field fx_size too small to hold %d field size must be 16 when value is relocatable field value "%s" too complex for a bitfield field value truncated field width "%s" too complex for a bitfield field width %lu too big to fit in %d byte: truncated to %d bits field width %lu too big to fit in %d bytes: truncated to %d bits fifth file finished with an open IT block. file not found: %s file number %ld already allocated file number less than one filename goes over one page boundary first first and second operands shall be the same register first operand is floating point first operand is too large for 16-bit signed int first operand is too large for a 24-bit displacement first register must be r4 first transfer register must be even fixes not all moved from %s flag for {c}psr instruction expected float register should be even, was %d floating point args are in fp regs floating point constant too large floating point number invalid floating point number invalid; zero assumed floating point numbers are not implemented floating-point expression required format = %s
format names only valid inside bundles found %d operand for '%s': Expected %d found %d operands for '%s': Expected %d found '%c', expected: '%c' fourth fr_mem record before region record! fr_var %lu < length %d fr_var (%ld) < length (%d) fraction bits value out of range frame reg expected, using $%d. frame size specified twice frgr_mem record before region record! functional unit already masked functional unit already masked for operand %u of '%.*s' functional unit already used in this execute packet garbage after index spec ignored garbage at end of line garbage following instruction generate PIC code get_expanded_loop_offset: invalid opcode gr_gr record before region record! gr_mem record before region record! group name for SHF_GROUP not specified group section `%s' has no group signature handlerdata in cantunwind frame hard-float conflicts with specified fpu hardware divide having the base register in the register list when using write back is UNPREDICTABLE here is the "else" of the unterminated conditional here is the previous ".else" here is the previous ".if" here is the start of the unterminated conditional hi() relocation used on an instruction which does not support it hi0() relocation used on an instruction which does not support it high bits set in register list expression hint in B unit can't be used hint in B unit may be treated as nop hint.b may be treated as nop hint.b shouldn't be used iWMMXt control register expected iWMMXt data or control register expected iWMMXt data register expected iWMMXt scalar register expected ia64.md_begin: can't hash `%s': %s identifier+constant@%s means identifier@%s+constant identifier+constant@got means identifier@got+constant if writeback register is in list, it must be the lowest reg in the list ignoring attempt to re-define symbol `%s'. ignoring attempt to redefine built-in register '%s' ignoring attempt to redefine symbol %s ignoring attempt to undefine built-in register '%s' ignoring attempt to use .unreq on fixed register name: '%s' ignoring bad alignment ignoring changed section attributes for %s ignoring changed section entity size for %s ignoring changed section type for %s ignoring extra '-rename-section' delimiter ':' ignoring fill value in absolute section ignoring fill value in section `%s' ignoring incorrect section type for %s ignoring invalid '-rename-section' specification: '%s' ignoring macro exit outside a macro definition. ignoring operands: %s ignoring redefinition of register alias '%s' ignoring unrecognized .endian type `%s' iif convert internal pcrel/binary iif convert internal pcrel/pointer illegal %s relocation size: %d illegal .stab%c directive, bad character illegal .stabx expression; zero assumed illegal double indirection illegal expression illegal immediate register operand %s illegal indirect reference illegal literal illegal opcode %s for mcu %s illegal operand illegal operand - register name found where none expected illegal operands illegal range of target hardware versions illegal register after @ illegal register after @- illegal register included in list illegal register number illegal resource usage in bundle illegal use of control register illegal use of coprocessor register imm3 imm5 should >= 2 immediate 0 cannot be used here immediate 1 or 2 expected immediate cannot be moved by a single instruction immediate expression requires a # prefix immediate has bits set outside the operand size immediate is not a power of two immediate must be 1 or 2 immediate offset not 2-byte-aligned immediate offset not 4-byte-aligned immediate offset out of range immediate operand illegal with absolute jump immediate operand is not match immediate operand is too large immediate operand required immediate operand requires iWMMXt2 immediate operands sum to greater than 32 immediate out of range immediate out of range for insert immediate out of range for narrowing operation immediate out of range for shift immediate value immediate value %d out of range %d to %d immediate value %llu out of range %u to %lu immediate value %u out of range %u to %u immediate value 0x%x truncated to 0x%x immediate value is out of range immediate value out of range immediate value out of range immediate value out of range, expected range [0, 16] immediate value out of range, expected range [1, 32] immediate zero expected improper number of operands. Expecting %d, got %d inappropriate arguments for opcode '%s' inappropriate arguments for opcode `%s' incompatible flag %i in line directive inconsistent types in Neon instruction inconsistent uses of .cfi_sections incorrect condition in IT block incorrect format for multiply parallel instruction incorrect number of operands given in the first instruction incorrect number of operands given in the second instruction incorrect register `%s%s' used with `%c' suffix incorrect register in reglist incorrect register number, ignoring index and destination registers should be distinct index not allowed inside register list index offset out of range index register overlaps transfer register index register specified but zero index value too big for %s indexed vector register expected indirect %s without `*' inserting "%s" into %s alias hash table failed: %s inserting "%s" into %s name hash table failed: %s inserting "%s" into string hash table: %s inserting "%s" into symbol table failed: %s inserting "%s" into tag hash table: %s inserting a NOP before EINT insn can't be combined with parallel processing insn insn cannot be combined with non-nopx insn cannot be combined with non-nopy insn cannot be combined with pmuls instruction %s may not follow another I/O instruction. instruction %s may not follow another memory access instruction. instruction %s requires %d operand instruction %s requires %d operands instruction %s requires MSP430X mcu instruction %s requires enabling AUDIO extension instruction %s requires enabling DIV & DX_REGS extension instruction %s requires enabling DX_REGS extension instruction %s requires enabling FPU extension instruction %s requires enabling FPU_DP extension instruction %s requires enabling FPU_MAC extension instruction %s requires enabling FPU_SP extension instruction %s requires enabling STRING extension instruction %s requires enabling performance extension instruction %s requires enabling performance extension II instruction %s.a does not exist instruction %s: result is always false instruction %s: result is always true instruction '%.*s' cannot be predicated instruction '%s' cannot be executed in parallel. instruction '%s' is for the M32R2 only instruction '%s' is for the M32RX only instruction `%s' after `xacquire' not allowed instruction `%s' isn't supported in 16-bit mode. instruction address is not a multiple of 16 instruction address is not a multiple of 2 instruction address is not a multiple of 4 instruction address is not a multiple of 8 instruction cannot be conditional instruction cannot operate on pair values instruction does not accept preindexed addressing instruction does not accept scaled register index instruction does not accept this addressing mode instruction does not accept unindexed addressing instruction does not allow shifted index instruction does not support unindexed addressing instruction does not support writeback instruction does not take a block type instruction form not available on this architecture. instruction implicitly accesses R31 of previous load. instruction is always unconditional instruction mnemonic too long: %s instruction not allowed in IT block instruction not supported in Thumb16 mode instruction requires label instruction requires label or value in range -511:512 instruction requires label sans '$' instruction requires register index instruction sequence (write a0, branch, retw) may trigger hardware errata instructions write to the same destination register. integer 32-bit register expected integer 64-bit register expected integer operand out of range integer or SP register expected integer or zero register expected integer register expected integer register expected in the extended/shifted operand register integer, zero or SP register expected internal confusion: relocation in a section without contents internal error in argument parsing internal error: bad CFA value #%d internal error: bad argument type %c internal error: bad file property ID %d internal error: bad microMIPS opcode (incorrect length: %u): %s %s internal error: bad microMIPS opcode (opcode/length mismatch): %s %s internal error: bad relocation #%d internal error: base section index out of range internal error: broken opcode descriptor for `%s %s'
internal error: can't export reloc type %d (`%s') internal error: can't hash `%s': %s internal error: can't hash `%s': %s
internal error: can't hash aux register '%s': %s internal error: can't hash macro `%s': %s internal error: can't hash opcode '%s': %s internal error: can't hash opcode `%s': %s internal error: can't install fix for reloc type %d (`%s') internal error: failed to allocate %d indirectsymbol pointers internal error: fixup not contained within frag internal error: invalid macro internal error: lookup/get operands failed internal error: losing opcode: `%s' "%s"
internal error: more indirect mach-o symbols than expected internal error: reloc %d (`%s') not supported by object file format internal error: unknown dwarf2 format internal error: unknown nop check state internal error: unknown option name '%s' internal error; cannot generate `%s' relocation internal error? cannot generate `%s' relocation internal error? cannot generate `%s' relocation (%d, %d) internal failure in parse_register_list internal inconsistency in %s: bdap.w with no symbol internal inconsistency in %s: bdapq no symbol internal inconsistency problem in %s: %lx internal inconsistency problem in %s: ext. insn %04lx internal inconsistency problem in %s: fr_subtype %d internal inconsistency problem in %s: fr_symbol %lx internal inconsistency problem in %s: insn %04lx internal inconsistency problem in %s: resolved symbol internal inconsistency problem: %s called for %d bytes internal relocation (type: IMMEDIATE) not fixed up internal: BFD_RELOC_MMIX_BASE_PLUS_OFFSET not resolved to section internal: GREG expression not resolved to section internal: bad RISC-V opcode (bits 0x%lx undefined): %s %s internal: bad RISC-V opcode (mask error): %s %s internal: bad RISC-V opcode (unknown operand type `%c'): %s %s internal: bad RISC-V opcode (unknown operand type `C%c'): %s %s internal: bad mips opcode (bits 0x%08lx defined): %s %s internal: bad mips opcode (bits 0x%08lx doubly defined): %s %s internal: bad mips opcode (bits 0x%08lx undefined): %s %s internal: bad mips opcode (mask error): %s %s internal: can't hash `%s': %s internal: mmix_prefix_name but empty prefix internal: unexpected relax type %d:%d internal: unhandled label %s internal: unknown operand type: %s %s internal_relocation (type: OFFSET_IMM) not fixed up interrupt vector for trap instruction out of range invalid %s option for %s cpu invalid -march= option: `%s' invalid -mavxscalar= option: `%s' invalid -mevexlig= option: `%s' invalid -mevexrcig= option: `%s' invalid -mevexwig= option: `%s' invalid -mfence-as-lock-add= option: `%s' invalid -mmnemonic= option: `%s' invalid -momit-lock-prefix= option: `%s' invalid -moperand-check= option: `%s' invalid -mrelax-relocations= option: `%s' invalid -msse-check= option: `%s' invalid -msyntax= option: `%s' invalid -mtune= option: `%s' invalid <arch> in --march=<arch>: %s invalid @slotcount value invalid BSPEC expression invalid FPA immediate expression invalid Hi register with immediate invalid LOC expression invalid NaN setting -mnan=%s invalid PC-relative operand invalid PIC reference invalid VSIB address invalid WakeOnStatus %ld invalid XFR WideBus Address %ld invalid abi -mabi=%s invalid accumulator register invalid address invalid addressing mode invalid architectural extension invalid architecture %s invalid architecture -A%s invalid architecture -xarch=%s invalid architecture -z%s invalid architecture option -m%s, ignored invalid argument '%s' to -fdebug-prefix-map invalid attempt to declare external version name as default in symbol `%s' invalid auto-litpool-limit argument invalid auto-litpool-limit argument (range is 100-10000) invalid barrier type invalid base register for register offset invalid branch operand invalid byte branch offset invalid cache operation name invalid char %s beginning operand %d `%s' invalid character %s before operand %d invalid character %s in mnemonic invalid character %s in operand %d invalid characters in input invalid co-processor operand invalid condition invalid condition code '%s' invalid condition code name invalid configuration option '%s' in transition rule '%s' invalid constant invalid constant (%lx) after fixup invalid constant table offset %ld invalid constant: %d bit expression not in range %d..%d invalid constant: %d bit expression not in range %u..%u invalid constant: %d is not word align integer invalid constant: 10 bit expression not in range [-2^9, 2^9-1] invalid constant: 20 bit expression not in range -2^19..2^19-1 invalid constant: 25 bit expression not in range [-16777216, 16777215] invalid constant: 32 bit expression not in range [-0x80000000, 0x7fffffff] invalid constant: 32 bit expression not in range [0, 0xffffffff] invalid constant: 32 bit expression not word align invalid constant: bit expression not defined invalid control register name invalid default displacement size "%s". Defaulting to %d. invalid destination memory operand invalid destination register invalid destination register list invalid destination unit invalid element selector invalid element size %d and vector size combination %c invalid empty loop invalid expression evaluation type %d invalid expression for operand %i of '%s' invalid expression in load/store multiple invalid expression in operand invalid expression in the address invalid flag '%s' invalid floating point register pair. Valid fp register pair operands are 0, 1, 4, 5, 8, 9, 12 or 13. invalid floating-point constant invalid fourth register invalid frame size invalid hvc expression invalid identifier for ".ifdef" invalid immediate invalid immediate field position invalid immediate for address calculation (value = 0x%08lX) invalid immediate for stack address calculation invalid immediate size invalid immediate value invalid immediate: %ld is out of range invalid index register invalid index size for coldfire invalid indirect register size invalid instruction `%s' after `%s' invalid instruction for this architecture; needs invalid instruction shape invalid instruction size selected (%d) invalid instruction suffix invalid last instruction for a zero-overhead loop invalid length field specified invalid length for .scomm directive invalid listing option `%c' invalid literal constant: pool needs to be closer invalid lrlive '%lu' invalid machine `%s' invalid machine mode `%s' invalid memory operand invalid merge entity size invalid mode invalid movx address register invalid movx dsp register invalid movy address register invalid movy dsp register invalid neon suffix for non neon instruction invalid number invalid number of registers in the list; %d registers are expected at operand %d -- `%s' invalid number of registers in the list; only 1 register is expected at operand %d -- `%s' invalid offset expression invalid offset, target not word aligned (0x%08lX) invalid offset, value too big (0x%08lX) invalid opcode invalid opcode '%s' in transition rule '%s' invalid opcode, "%s". invalid operand invalid operand (%s section) for `%s' invalid operand (%s section) for `%s' when setting `%s' invalid operand in ldm invalid operand in stm invalid operand mode for this architecture; needs 68020 or higher invalid operand of ()+ invalid operand of -() invalid operand of S^# invalid operand size requested invalid operand suffix invalid operand to .code directive (%d) (expecting 16 or 32) invalid operand to opcode %s: `%s' invalid operand, not a 10-bit signed value: %d invalid operand, not a 11-bit signed value: %d invalid operand, not a 12-bit signed value: %d invalid operand, not a 13-bit signed value: %d invalid operand, not a 16-bit signed value: %d invalid operand, not a 16-bit unsigned value: %d invalid operand, not a 5-bit unsigned value: %d invalid operand, not a 6-bit signed value: %d invalid operand, not a 6-bit unsigned value: %d invalid operand, not a multiple of 32: %d invalid operand, not a multiple of 4: %d invalid operand, not a multiple of 8: %d invalid operand, not an even value: %d invalid operand: expression in PT target invalid operands invalid operands (%s and %s sections) for `%s' invalid operands (%s and %s sections) for `%s' when setting `%s' invalid operands for cross-unit op invalid operands for opcode invalid operands to %s invalid operands to opcode %s: `%s' invalid or unsupported encoding in .cfi_lsda invalid or unsupported encoding in .cfi_personality invalid pc-relative address invalid performance register invalid pref operation name invalid priority '%lu' invalid pseudo operation invalid quickrot register specified invalid quickrot unit specified invalid range in vector register list invalid register invalid register %s invalid register '%s' for '%s' instruction invalid register expression invalid register for memory access invalid register list invalid register list to push/pop instruction invalid register mask invalid register name invalid register number (%ld) for '%s' invalid register number (%ld) for '%s' instruction invalid register number: %d is not in [r0--r7] invalid register operand invalid register operand #1 invalid register operand #2 invalid register operand #3 invalid register operand #4 invalid register operand: %s invalid register range invalid register type %d invalid register: r15 illegal invalid relaxation fragment result invalid reloc expression invalid relocation invalid relocation %s for field invalid relocation expression invalid relocation for '%s' instruction invalid relocation for field invalid relocation for instruction invalid relocation for operand %d of '%s' invalid relocation for operand %i of '%s' invalid relocation in instruction slot %i invalid rotation invalid rounding mode invalid scalar register in list invalid scale factor invalid segment "%s" invalid shift invalid shift for the register offset addressing mode invalid shift operator invalid shift value: %ld invalid short form floating point immediate operand invalid smc expression invalid source memory operand invalid source register invalid source register list invalid source unit invalid suffix invalid suffix after register. invalid swi expression invalid switch -m%s invalid symbolic operand invalid syntax for .dn directive invalid syntax for .qn directive invalid syntax for .req directive invalid syntax for .unreq directive invalid system register name invalid target hardware version invalid type for literal pool invalid unextended operand value invalid unwind opcode invalid use of "=immediate" invalid use of %s relocation invalid use of 'MSL' invalid use of 'MUL' invalid use of 32-bit register offset invalid use of 64-bit register offset invalid use of operator "%s" invalid use of vector register invalid value for special purpose register invalid vector register in list invalid vector register name invalid write mask `%s' invalid zeroing-masking `%s' is_stmt value not 0 or 1 isa number less than zero jump not 3..10 bytes away (is %d) jump target out of range jump target out of range; no usable trampoline found jump to a symbol in another ISA mode jump to misaligned address (0x%lx) junk `%s' after expression junk `%s' after register junk after operand %u of '%.*s' junk at end of line, first unrecognized character is `%c' junk at end of line, first unrecognized character valued 0x%x junk at end of line: "%s" junk at end of line: `%s' junk at end of machine string, first unrecognized character is `%c' junk found after instruction: %s.%s la must use with symbol. '%s' la used to load 64-bit address; recommend using dla instead label "$%d" redefined label "%d$" redefined label %s was not defined in this dwarf section label after '||' label after predicate label not at start of execute packet labels are not valid inside bundles lacking label lacking label last register must be r7 ldr to register 15 must be 4-byte aligned ldrd/strd requires even:odd register pair leb128 operand is an undefined symbol: %s left operand is a bignum; integer 0 assumed left operand is a float; integer 0 assumed length not needed length of .comm "%s" is already %ld. Not changed to %ld. length of .lcomm "%s" is already %ld. Not changed to %ld. li rd label isn't correct instruction form line %d: rep or repi must include at least 4 instructions line %d: unable to place address of symbol '%s' into a byte line %d: unable to place address of symbol '%s' into a quad line %d: unable to place address of symbol '%s' into a short line %d: unable to place value %lx into a byte line %d: unable to place value %lx into a short line %d: unknown relocation type: 0x%x line number (%d) for .stab%c directive cannot fit in index field (20 bits) line numbers must be positive; line number %d rejected link register must be in a low numbered register link register unit must be one of %s literal pool insertion failed literal pool location required for text-section-literals; specify with .literal_position literal pool overflow literal referenced across section boundary lk addressing modes are invalid for memory-mapped register addressing lmi pseudo instruction should not use a label in imm field lo register required lo() relocation used on an instruction which does not support it loading the same register in parallel operation local label `%s' is not defined long jump required loop containing less than three instructions may trigger hardware errata loop count constant %ld is out of range [1..%d] loop end too close to another loop end may trigger hardware errata loop target does not follow loop instruction in section loop too long for LOOP instruction loop: 32-bit displacement not supported low register (r0-r15) expected, not '%.100s' lower 16 bits of mask ignored lui expression not in range 0..1048575 m68k and cf features both selected macro %s not implemented yet macro instruction expanded into a wrong size instruction in a 16-bit branch delay slot macro instruction expanded into a wrong size instruction in a 32-bit branch delay slot macro instruction expanded into multiple instructions macro instruction expanded into multiple instructions in a branch delay slot macro requires $at register while noat in effect macro requires $at while $at in use macro used $at after ".set noat" macros nested too deeply major opcode is not sorted for %s malformed reglist in push/pop mask not on destination operand mask trims opcode bits for %s mask, index, and destination registers must be distinct mask, index, and destination registers should be distinct matching operands to opcode md_apply_fix: unknown r_type 0x%x
md_estimate_size_before_relax
memory destination needed for instruction `%s' after `xrelease' minor opcode not in range [0x00 - 0x3f] misaligned branch destination misaligned data misaligned offset mismatch between opcode size and operand size mismatch between register and suffix mismatched .eb mismatched element/structure types in list mismatched parentheses misplaced .procend misplaced PIC operand missing '%c' missing ')' missing ']' missing + missing .end missing .end at end of assembly missing .end or .bend at end of file missing .endp before .cfi_startproc missing .fnstart before unwinding directive missing .func missing .proc missing = missing CPS flags missing DSP name `%s' missing [ missing ] missing `)' missing `)' after formals in macro definition `%s' missing `.end' missing `]' missing `lock' with `%s' missing `}' missing `}' in `%s' missing abi name `%s' missing alignment missing alignment hint missing architectural extension missing architecture name `%s' missing argument missing argument for %s_check directive missing argument separator ',' for .cpsetup missing block type missing break count missing call argument missing call signature missing class missing close quote; (assumed) missing closing '"' missing closing `%c' missing closing brace missing closing parenthesis missing comma missing comma after insn constant
missing comma or colon missing condition code in structured control directive missing cpu architecture missing cpu name `%s' missing do missing element size missing emulation mode name missing end-quote missing expression missing expression in .localentry directive missing expression in .size directive missing fpu name `%s' missing frame size missing immediate expression missing label missing local expression missing local index missing model parameter missing name missing offset missing offset in the pre-indexed address missing opcode missing operand missing operand after comma missing operand; zero assumed missing or bad offset expression missing or invalid displacement expression `%s' missing or invalid displacement expression `%s' taken as 0 missing or invalid expression `%s' missing or invalid immediate expression `%s' missing predication type missing real symbol name missing reloc type missing rename string missing rotation field after comma missing separator missing shift amount missing size missing size expression missing sizeof_stub expression missing string missing symbol name missing table index missing then missing to or downto missing type missing type suffix missing value missing version name in `%s' for symbol `%s' more than 65K literal pools mov cannot use RD port as destination multiple '||' on same line multiple branches or jumps in the same bundle multiple condition specifications multiple emulation names specified multiple formats specified for one bundle; using '%s' multiple literals in expansion multiple movx specifications multiple movy specifications multiple parallel processing specifications multiple predicates on same line multiple sections remapped to output section %s multiple versions [`%s'|`%s'] for symbol `%s' multiple writes to the same register must be @(r0,...) must specify extensions to add before specifying those to remove need PIC qualifier with symbol. need PIC qualifier with symbol. '%s' needs @GOT or @GOTOFF. %s negative alignment negative count for %s - ignored negative offset negative size negative value ignored in %s neither Power nor PowerPC opcodes were selected. nested .bs blocks nested .ent directives nested software pipelined loop new line in title new section '%s' defined without attributes - this might cause problems next outside of structured loop no %d-byte relocations available no '(' to match ')' no '[' to match ']' no .cprestore pseudo-op used in PIC code no .frame pseudo-op used in PIC code no architecture contains all the instructions used
no compiled in support for 32bit x86_64 no compiled in support for 64 bit object file format no compiled in support for x86_64 no current file pointer no entry symbol for global function '%s' no file name following -t option no filename following .INCLUDE pseudo-op no floating point unit specified no function type on PLT reloc no hppa_fixup entry for fixup type 0x%x no instruction mnemonic suffix given and no register operands; can't size instruction no instruction mnemonic suffix given; can't determine immediate size no known dwarf XCOFF section for flag 0x%08x
no previous section to return to, ignored. no registered fragment for literal no relaxation found for this instruction. no sequence number after !%s no such architecture modifier: `%s' no such architecture: `%s' no such instruction: `%s' no such machine extension `%s' no such sfr in this architecture no suitable GREG definition for operands no tag specified for %s no way to handle .file within .ent/.end section no-auto-litpools is incompatible with auto-litpool-limit non-PIC jump used in PIC library non-absolute expression in constant field non-absolute value used with .space/.bes non-constant .%cleb128 is not supported non-constant byte count non-constant expression in ".elseif" statement non-constant expression in ".if" statement non-constant fill count for absolute section non-contiguous register range non-immediate OPF operand, ignored non-pc-relative relocation for pc-relative field not a 16 bit instruction '%s' not enough operands (%d) for '%s'; expected %d not using any base register number (0x%s) larger than 32 bits number larger than 64 bits number must be positive and less than %d number of literal tokens != 1 number of operands mismatch number of registers must be in the range [1:4] odd address operand: %ld odd displacement at %x odd distance branch (0x%lx byte) odd distance branch (0x%lx bytes) odd number cannot be used here odd number of bytes in operand description odd numbered general purpose register specified as register pair odd register cannot be used here offset and base must be from the same unit offset has different size from base offset in operand %u of '%.*s' not divisible by %u offset in operand %u of '%.*s' out of range offset must be a multiple of %d offset must be zero in ARM encoding offset not a multiple of 4 offset out of range offset register expected offset to unaligned destination offset too large offset value out of range only 'LSL' shift is permitted only 'MUL VL' is permitted only 'MUL' is permitted only D registers may be indexed only LSL shift allowed in thumb mode only SUBS PC, LR, #const allowed only constant expression allowed only constant offsets supported in absolute section only floating point zero is allowed as immediate value only lo regs allowed with immediate only lower 16-bits of first operand are used only one type should be specified for operand only r0 can be used as byte count register only r15 allowed here only single block types allowed only supported with old gcc only two consecutive VFP SP registers allowed here opcode '%s' not supported for target %s opcode '%s': cannot find literal definition opcode '%s': could not parse operand '%s' in '%s' opcode '%s': no bound opname '%s' for precondition in '%s' opcode '%s': precondition only contains constants in '%s' opcode '%s': replacement does not have %d op opcode '%s': replacement does not have %d ops opcode '%s': unidentified operand '%s' in '%s' opcode 'NOP.N' unavailable in this configuration opcode `%s' not supported for target %s opcode has no effect opcode not supported in the `insn32' mode opcode not supported in the `insn32' mode `%s' opcode not supported on this processor: %s (%s) opcode not valid for this cpu variant opcode-specific %s relocation used outside an instruction opcodes '%s' (slot %d) and '%s' (slot %d) both have volatile port accesses opcodes '%s' (slot %d) and '%s' (slot %d) write the same port opcodes '%s' (slot %d) and '%s' (slot %d) write the same register opcodes '%s' (slot %d) and '%s' (slot %d) write the same state open CFI at the end of file; missing .cfi_endproc directive operand operand %d must be %s -- `%s' operand %d must be an immediate operand %d must be an immediate expression operand %d must be constant operand %d must be scalar operand %d must be the same register as operand 1 -- `%s' operand %d of '%s' has invalid value '%u' operand %d of '%s' has out of range value '%u' operand %d out of range operand %d overlap in %s operand %d: illegal use expression: `%s` operand %s0x%lx out of range. operand %u of '%.*s' is read-only operand %u of '%.*s' is write-only operand %u of '%.*s' not a valid base address register operand %u of '%.*s' not a valid memory reference operand %u of '%.*s' not a valid return address register operand %u of '%.*s' not constant operand %u of '%.*s' on wrong side operand %u of '%.*s' out of range operand 1 must be FPSCR operand index error for %s operand is not an absolute constant operand is not an immediate operand mask overflow operand mismatch -- `%s' operand must be a constant operand must be a constant or a label operand must be a multiple of 2 operand must be a multiple of 4 operand must be absolute in range %lx..%lx, not %lx operand must be absolute in range %u..%u, not %ld operand not a multiple of 4 for PT, PTA or PTB: %d operand number mismatch operand out of range operand out of range (%d is not between %d and %d) operand out of range (%s not between %ld and %ld) operand out of range for PT, PTA and PTB operand out of range, instruction expanded operand out of range: %ld operand out of range: %lu operand out of range: 0x%lx operand overflow operand references R%ld of instruction before previous. operand references R%ld of previous instruction. operand references R%ld of previous load. operand size mismatch operand size must be specified for immediate VMOV operand size must match register width operand type mismatch operand types can't be inferred operand value out of range for instruction operand/size mis-match operands 0 and 1 must be the same register operands for opcode `%s' do not match any valid format operands mismatch operands were not reducible at assembly-time operation combines symbols in different segments option --link-relax is only supported in b.out format option `%s' may not be negated option `%s' not recognized option `-%c%s' is deprecated: %s option `-A%s' is deprecated: use `-%s' or higher out of memory out of range output verbose error messages overflow overflow in branch to %s; converted into longer instruction sequence overflow in immediate argument overflow in literal (.lit8) table overflow in literal (.lita) table p2align not supported on this target packing conflict: %s must dispatch sequentially padding added parallel parallel instruction not following another instruction parentheses ignored parse error pc may not be used with write-back pc-relative pc-relative address offset out of range pc-relative load offset not word aligned pc-relative load offset out of range pce instruction error (16 bit || 16 bit). pcrel for branch to %s too far (0x%lx) pcrel for branch to %s too far (0x%x) pcrel for loopt too far (0x%lx) pcrel for lrw/jmpi/jsri to %s too far (0x%lx) pcrel relocation not allowed in an instruction pcrel too far pcrel too far BFD_RELOC_BFIN_10 pcrel too far BFD_RELOC_BFIN_11_PCREL pcrel too far BFD_RELOC_BFIN_12 pcrel too far BFD_RELOC_BFIN_24 pcrel too far BFD_RELOC_BFIN_5 pcrel too far BFD_RELOC_MOXIE_10 personality routine required before .handlerdata directive personality routine specified for cantunwind frame pointer register (X, Y or Z) required pointer register (Y or Z) required pointer register Z required polymorphs are not enabled. Use -mP option to enable. post-index must be a register post-indexed expression used in preload instruction postincrement not supported powerpc_operands[%d] duplicates powerpc_operands[%d] powerpc_operands[%d].bitm invalid pre-indexed expression expected predicate not followed by instruction predication on A0 not supported on this architecture prefer-const16 conflicts with prefer-l32r prefer-l32r conflicts with prefer-const16 premature end of floating point prefix previous .ent not closed by a .end previous CFI entry not closed (missing .cfi_endproc) previous movx requires nopy previous movy requires nopx profiling in absolute section? pseudo instruction `%s' not supported pseudo prefix without instruction pseudo-op illegal within .struct/.union push/pop do not support {reglist}^ qualifying predicate not followed by instruction quick branch offset %d out of range %d to %d r12 not allowed here r13 not allowed here r14 not allowed as first register when second register is omitted r14 not allowed here r15 based store not allowed r15 not allowed here r2 should not be used in indexed addressing mode r31 cannot be used with jmp; use ret instead r31 cannot be used with jmpr.n; use ret.n instead rd must be even number. rdhi and rdlo must be different rdhi, rdlo and rm must all be different re-entrant code record type is not valid record_type_not_valid redefined symbol cannot be used on reloc redefinition of global register redefinition of mcu type `%s' to `%s' redundant %s prefix reg should <= 31 reg-reg expected register expected register expected, but saw '%.6s' register expected, not '%.100s' register is out of order register is wrong size for a word %s register is wrong size for address %s register list must be even numbered register list must be from the same unit register list must contain at least 1 and at most 16 registers register list must not contain duplicates register list not in ascending order register must be either sp or set by a previousunwind_movsp directive register name or number from 0 to 31 required register name or number from 16 to 31 required register number %u not supported on this architecture register number above 15 required register number out of range register number too large for push/pop register offset not allowed in pre-indexed addressing mode register operand expected, but got scalar register out of range in list register pair for operand %u of '%.*s' not a valid even/odd pair register r%d out of range register r0 cannot be used here register r16-r23 required register r24, r26, r28 or r30 required register range not in ascending order register rh%d out of range register rl%d out of range register rq%d does not exist register rq%d out of range register rr%d does not exist register rr%d out of range register same as write-back base register save offset not a multiple of %u register scaling is being ignored here register section has contents
register stride must be 1 or 2 register syntax is .register %%g[2367],{#scratch|symbolname|#ignore} register type mismatch register unit must be one of %s register value used as expression registers may not be the same rel too far BFD_RELOC_16 rel too far BFD_RELOC_8 rel31 relocation overflow relative address out of range relative call out of range relative jump out of range relax hint unrecognized instruction: line %d. relaxation not supported
relaxed out-of-range branch into a jump reloc %d not supported by object file format reloc not within (fixed part of) section relocated field and relocation type differ in signedness relocation %s isn't supported by the current ABI relocation cannot be done when using -mrelocatable relocation is not supported relocation not allowed relocation not applicable relocation out of range relocation overflow relocation valid in thumb1 code only repeat < 0; .fill ignored repeat count cannot be used with %s repeat instruction used with non-register mode instruction required displacement wasn't given in indirect reference resource conflict (A%d) resource conflict (C flag) resource conflict (F flag) resource conflict (PSW) resource conflict (R%d) rest of line ignored; first ignored character is `%c' restore without save returned from mips_ip(%s) insn_opcode = 0x%x
right operand is a bignum; integer 0 assumed right operand is a float; integer 0 assumed ror #imm not supported rotation can only be 0, 8, 16, or 24 rounding down first operand float to signed int rounding down first operand float to unsigned int rva without symbol s suffix on comparison instruction is deprecated s3_PIC code offset overflow (max 16 signed bits) same type of prefix used twice scalar index must be constant scalar index out of range scalar must have an index scalar out of range scalar out of range for multiply instruction scale factor invalid on this architecture; needs cpu32 or 68020 or higher scale factor of %d without an index register score3d instruction. sdaoff() relocation used on an instruction which does not support it second second .ent directive found before .end directive second operand missing second operand must be 1 second operand of .insn not a constant
second register should be greater than first register second register should follow dash in register list section %s renamed multiple times section '%s' finished with an open IT block. section `%s' aliased to `%s' is not used section alignment must be >= 4 bytes to check MULS/MULU safeness section change from within a BSPEC/ESPEC pair is not supported section symbols are already global seek to end of .incbin file failed `%s' segment override on `%s' is ineffectual selected FPU does not support instruction selected architecture does not support wide conditional branch instruction selected processor does not have all features of selected architecture selected processor does not support 'A' form of this instruction selected processor does not support 32bit wide variant of instruction `%s' selected processor does not support ARM opcodes selected processor does not support DSP extension selected processor does not support PSTATE field name '%s' selected processor does not support SETPAN instruction selected processor does not support THUMB opcodes selected processor does not support `%s' selected processor does not support `%s' in ARM mode selected processor does not support `%s' in Thumb mode selected processor does not support `%s' in Thumb-2 mode selected processor does not support fp16 instruction selected processor does not support requested special purpose register selected processor does not support system register name '%s' selected target format '%s' unknown sequence number in use for !tlsgd!%ld sequence number in use for !tlsldm!%ld sequential set: number not in -2147483648..4294967295 range set: number not in 0..4294967295 range setend use is deprecated for ARMv8 setsw: number not in -2147483648..4294967295 range setting incorrect section attributes for %s setting incorrect section type for %s setx: illegal temporary register g0 setx: temporary register same as destination register shift amount out of range 0 to 63 shift by register not allowed in thumb mode shift count shift expression expected shift expression is too large shift must be constant shift not allowed for bitmask immediate shift operator expected shift out of range shift value over 3 not allowed in thumb mode shifts in CMP/MOV instructions are only supported in unified syntax short branch with zero offset: use :w shortcut designator invalid should have 1 or 2 operands should have two operands signed .word overflow; switch may be too large; %ld at 0x%lx signed value out of range single instruction is %u bytes long, but .bundle_align_mode limit is %u bytes size (%ld) out of range, ignored size is not 4 or 6 size negative; .fill ignored size of "%s" is already %ld; not changing to %ld skip (%ld) or count (%ld) invalid for file size (%ld) skipping prefixes on this instruction skipping two-word instruction smi pseudo instruction should not use a label in imm field some symbol undefined; zero assumed source source and address units must not be shared for this addressing mode source and destination increment mode must agree source and destination must be different source and destination register must be in different units source operand must be 16bit absolute address source operand must be 8 bit register source register must be in the trigger unit source register must be r1 source register same as write-back base source register should be even numbered source registers should be even numbered source1 and dest must be same register space allocation too complex in absolute section space allocation too complex in common section sparc convert_frag
special left instruction `%s' kills instruction `%s' in right container specified location wasn't TETRA-aligned spill_mask record unimplemented. spu convert_frag
spurious operands; (%d operands/instruction max) st/ld offset 23 instruction was disabled . stack frame layout does not match personality routine stack frame layout too complex for unwinder stack increment must be multiple of 4 stack pointer offset too large for personality routine stand-alone `%s' prefix start address not supported strange paper height, set to no form stray `\' stride must be a multiple of 64; lower 6 bits ignored stride of 2 unavailable when element size is 8 string too big (%lu bytes) strings must be placed into a section support ARM/Thumb interworking swp{b} use is deprecated for ARMv6 and ARMv7 swp{b} use is obsoleted for ARMv8 and later symbol "%s" undefined; zero assumed symbol %s is in a different section symbol %s is weak and may be overridden later symbol '%s' is already defined symbol `%s' aliased to `%s' is not used symbol `%s' already defined symbol `%s' can not be both weak and common symbol `%s' is already defined symbol `%s' is already defined as "%s"/%s%ld symbol definition loop encountered at `%s' symbol in .toc does not match any .tc symbol size computation overflow symbol too far away symbol type "%s" is supported only by GNU and FreeBSD targets symbol type "%s" is supported only by GNU targets symbol%d symbol+offset not supported for got tls symbolic operand not allowed symbols assigned with .asg must begin with a letter symbols assigned with .eval must begin with a letter syntax error syntax error in .startof. or .sizeof. syntax error in @(disp,[Rn, gbr, pc]) syntax error in @(r0,...) syntax error in @(r0...) syntax error in structured control directive syntax error: condition code not expected syntax error: expected `]', found `%c' syntax error: invalid toc specifier `%s' syntax error: register not expected syntax error: system register not expected syntax error: value is missing before the register name syntax error: vector register not expected syntax error; ')' not allowed here syntax error; end of line, expected `%c' syntax error; expected ',' syntax error; found `%c', expected `%c' syntax error; missing '(' after displacement syntax error; missing ')' after base register system registers cannot be included in list tag not found for .tag %s target of %s instruction must be a label target out of range tdaoff() relocation used on an instruction which does not support it temporary switch for dumping text label `%s' aligned to odd boundary the %d-bit %s architecture does not support the `%s' extension the %s name '%s' is too long (maximum 16 characters) the XCOFF file format does not support arbitrary sections the `%s' extension requires %s%d revision %d or greater the `%s' extension requires 64-bit FPRs the `%s' extension was removed in %s%d revision %d the number of .indirect_symbols defined in section %s does not match the number expected (%d defined, %d expected) the offset 0x%08lX is not representable the only valid suffixes here are '(plt)' and '(tlscall)' the optional immediate offset can only be 0 the source register must not be $0 the source register must not be $31 the specified option is not accepted for PSB the specified option is not accepted in ISB the specified relocation type is not allowed for 32-bit register the specified relocation type is not allowed for MOVK the type of %s is too complex; it will be simplified the use of -mvle requires -a32. the use of -mvle requires big endian. the yielding instruction %s may not be in a delay slot. there are no pc-relative size relocations there are no unsigned pc-relative relocations third this DS form not yet supported this addressing mode is not applicable for destination operand this addressing mode requires base-register writeback this group relocation is not allowed on this instruction this instruction does not accept an accumulator this instruction does not accept an immediate this instruction does not support indexing this instruction requires a post-indexed address this instruction will not write back the base register this instruction will write back the base register this relocation modifier is not allowed on this instruction this string may not contain '\0' this type of register can't be indexed thumb conditional instruction should be in IT block too few operands too many !literal!%ld for %s too many .dim entries too many .size entries too many GREG registers allocated (max %d) too many IVC2 insns to pack together too many IVC2 insns to pack with a 16-bit core insn too many IVC2 insns to pack with a 32-bit core insn too many arguments too many fixups too many instructions in execute packet too many lda insns for !gpdisp!%ld too many ldah insns for !gpdisp!%ld too many lituse insns for !lituse_tlsgd!%ld too many lituse insns for !lituse_tlsldm!%ld too many memory references for `%s' too many operands too many operands (%d) for '%s'; expected %d too many operands in instruction too many operands to '%.*s' too many positional arguments too many registers in vector register list too many st_End's too many unwind opcodes too many unwind opcodes for personality routine 0 too many unwinding instructions trailing garbage after expression: %s translating bgeni to movi translating bmaski to movi translating mgeni to movi translating to `%s %s%s' translating to `%s %s%s,%s%s' translating to `%sp' trap exception not supported at ISA 1 tried to set unrecognized symbol: %s
truncated file `%s', %ld of %ld bytes read two .function pseudo-ops with no intervening .ef type %d reloc done?
type mismatch in vector register list type specifier has the wrong number of parts types specified in both the mnemonic and operands unable to compute ADRL instructions for PC offset of 0x%lx unable to continue with assembly. unable to generate unwinding opcode for frame pointer offset unable to generate unwinding opcode for frame pointer reg %d unable to generate unwinding opcode for reg %d unable to locate include file: %s unable to pack %s by itself? unable to rebuffer file: %s
unable to repeat %s insn unable to restore return address from previously restored reg unable to widen instruction unaligned branch target: %d bytes at 0x%lx unaligned data at an absolute location is not supported unaligned entry instruction unaligned loop: %d bytes at 0x%lx unaligned register unassigned file number %ld unbalanced brackets in operand %d. unbalanced parenthesis in operand %d. unclosed '(' undecodable fix undecodable instruction in instruction frag undefined combination of operands undefined local label `%s' undefined symbol %s in PCR relocation undefined symbol %s used as an immediate value undefined symbol for opcode "%s" unexpected %s fixup unexpected .cantunwind directive unexpected .cfi_inline_lsda unexpected .handlerdata directive unexpected .unwind_movsp directive unexpected 12-bit reloc type unexpected 18-bit reloc type unexpected PC relative expression unexpected TLS relocation unexpected `"' in expression unexpected addressing mode for %s unexpected bit specified after APSR unexpected character `%c' in element size unexpected character `%c' in predication type unexpected character `%c' in type specifier unexpected characters following instruction unexpected comma after the mnemonic name `%s' -- `%s' unexpected comma before the omitted optional operand unexpected end of file in irp or irpc unexpected end of file in macro `%s' definition unexpected end of line unexpected fix unexpected negative constant unexpected register in the immediate operand unexpected section size information unexpected shift operator unexpected storage class %d unhandled %d
unhandled CFA insn for unwinding (%d) unhandled local relocation fix %s unhandled operand code %d unhandled reloc %s in md_pcrel_from_section unhandled relocation type %s unhandled: .proc %s,%d unimplemented opcode "%s" unimplemented relocation suffix unimplemented segment %s in operand unimplemented toc32 expression modifier unimplemented toc64 expression modifier unindexed addressing used in preload instruction unknown unknown -mpid= argument '%s' unknown .gnu_attribute value unknown .loc sub-directive `%s' unknown ABI version`%s'
unknown DSP `%s' unknown DSP prefix character %c %s unknown EABI `%s'
unknown FPU configuration `%s'
unknown ISA level %s unknown ISA or architecture %s unknown MCU: %s
unknown abi `%s'
unknown addressing mode %s unknown arch name `%s'
unknown architectural extension `%s' unknown architecture unknown architecture %s unknown architecture '%s' unknown architecture `%s'
unknown architecture extension `%s'
unknown architecture: %s
unknown argument for .usepv unknown baseline `%s'
unknown condition code: %s unknown constraint `%c' unknown cpu `%s' unknown default cpu = %s, os = %s unknown directive unknown escape '\%c' in string; ignored unknown execution type passed to write_2_short() unknown expression in operand %s unknown expression in operand %s. Use #llo(), #lhi(), #hlo() or #hhi() unknown fixup size unknown floating point abi `%s'
unknown floating point format `%s'
unknown floating point mnemonic: "%s" unknown floating point prefix character unknown floating type type '%c' unknown fpu `%s' unknown group relocation unknown implicit IT mode `%s', should be arm, thumb, always, or never. unknown instruction '%s' unknown interrupt %s unknown mnemonic `%s' -- `%s' unknown mnemonic: "%s" unknown opcode unknown opcode "%s" unknown opcode %s unknown opcode '%s' unknown opcode `%s' unknown opcode or format name '%s' unknown opcode: %s unknown opcode: `%s' unknown operand %s unknown operand count unknown operand shift: %x
unknown operand to .arch unknown operator %s. Did you mean X(Rn) or #[hl][hl][oi](CONST) ? unknown or invalid section attribute '%s' unknown or invalid section type '%s' unknown or missing PSTATE field name unknown or missing operation name unknown or missing option to PSB unknown or missing system register name unknown parameter following .SECTION directive: %s unknown procedure kind unknown profiling flag - ignored. unknown pseudo-op: `%s' unknown record type %d (in %s) unknown register %s unknown register '%s' -- .req ignored unknown register `%s' unknown register alias '%s' unknown relocation (%u) unknown relocation modifier unknown section attribute %s unknown section attribute '%c' unknown user-defined function %s unknown vector operation: `%s' unknown width specifier '.%c' unknown/incorrect operand unmatched '[' unmatched .end directive unpredictable DCTI couple unpredictable load of register pair -- `%s' unpredictable transfer with writeback -- `%s' unrecognised RX CPU type %s unrecognised alignment value in .SECTION directive: %s unrecognised argument to -mcpu option '%s' unrecognised cpu type '%s' unrecognised instruction %s unrecognised instruction size modifier .%c unrecognized %d-bit version of microMIPS opcode unrecognized .linkonce type `%s' unrecognized .section attribute: want a,e,w,x,M,S,G,T or number unrecognized CPS flag unrecognized characters at end of parallel processing insn unrecognized default cpu `%s' unrecognized emulation name `%s' unrecognized extended version of MIPS16 opcode unrecognized flag unrecognized fopt option unrecognized opcode unrecognized opcode: `%s' unrecognized option "%s" unrecognized option -%c%s unrecognized pseudo-instruction %s unrecognized register name `%s' unrecognized reloc type unrecognized relocation suffix unrecognized section attribute unrecognized section command `%s' unrecognized section type unrecognized section type `%s' unrecognized stab type '%c' unrecognized symbol suffix unrecognized symbol type "%s" unrecognized syntax mode "%s" unrecognized unextended version of MIPS16 opcode unresolvable or nonpositive repeat count; using 1 unresolved expression that must be resolved unresolved loop target symbol: %s unshifted register required unsigned value out of range unsupported BFD relocation size %d unsupported BFD relocation size %u unsupported DC type unsupported alignment unsupported alignment for instruction unsupported broadcast unsupported byte value; use a different suffix unsupported constant in relocation unsupported constant size %d
unsupported fixup size %d unsupported flag %i in line directive unsupported fptr fixup unsupported fptr fixup size %d unsupported instruction `%s' unsupported large constant unsupported masking unsupported mbind section info: %s unsupported relocation unsupported relocation against %s unsupported relocation for DS offset field unsupported relocation type unsupported section attribute '%c' unsupported section attribute -- 'a' unsupported static rounding/sae unsupported symbol subtraction unsupported syntax unsupported use of %s unsupported use of .ehword unsupported use of .gpdword unsupported use of .gpword unsupported variable size or fill value unsupported vector index register unsupported with Intel mnemonic unterminated string unterminated string; newline inserted until without repeat unwind opcode too long unwound frame has negative size unwound stack pointer not doubleword aligned use -march=armv2 use -march=armv2a use -march=armv3 use -march=armv3m use -march=armv4 use -march=armv4t use -march=armv5 use -march=armv5t use -march=armv5te use -mcpu=all use -mcpu=arm1 use -mcpu=arm2 use -mcpu=arm250 use -mcpu=arm3 use -mcpu=arm6 use -mcpu=arm600 use -mcpu=arm610 use -mcpu=arm620 use -mcpu=arm7 use -mcpu=arm70 use -mcpu=arm700 use -mcpu=arm700i use -mcpu=arm710 use -mcpu=arm7100 use -mcpu=arm710c use -mcpu=arm710t use -mcpu=arm720 use -mcpu=arm720t use -mcpu=arm740t use -mcpu=arm7500 use -mcpu=arm7500fe use -mcpu=arm7d use -mcpu=arm7di use -mcpu=arm7dm use -mcpu=arm7dmi use -mcpu=arm7m use -mcpu=arm7tdmi use -mcpu=arm8 use -mcpu=arm810 use -mcpu=arm9 use -mcpu=arm920 use -mcpu=arm940 use -mcpu=arm9tdmi use -mcpu=iwmmxt use -mcpu=strongarm use -mcpu=strongarm110 use -mcpu=strongarm1100 use -mcpu=strongarm1110 use -mcpu=xscale use -mfpu=fpa10 use -mfpu=fpa11 use -mfpu=fpe use .code16 to ensure correct addressing mode use either -mfpu=softfpa or -mfpu=softvfp use frame pointer use of .indirect_symbols requires `-dynamic' use of PC in this instruction is deprecated use of old and new-style options to set CPU type use of old and new-style options to set FPU type use of r13 is deprecated use of r15 in blx in ARM mode is not really useful use of r15 in bx in ARM mode is not really useful use of r15 in bxj is not really useful use stack size checking used $%u with ".set at=$%u" used $at without ".set noat" using using `%s%s' instead of `%s%s' due to `%c' suffix using a bit field width of zero valid endian specifiers are be or le value %d out of range. Use #lo() or #hi() value %ld out of range value 0x%I64x truncated to 0x%I64x value 0x%llx truncated to 0x%llx value 0x%lx truncated to 0x%lx value 0x%x out of extended range. value not in range [-0xffffffff, 0xffffffff] value not in range [0, 0x7fffffff] value not in range [0, 0xffffffff] value of %ld out of byte displacement range. value of %ld out of double word displacement range. value of %ld out of word displacement range. value of %ld too large for 16-bit branch value of %ld too large for 8-bit branch value of %s too large for field of %d byte at %s value of %s too large for field of %d bytes at %s value out of range value out of range: 0x%x value stored for r%d is UNKNOWN value too large for 1-byte field value too large for 2-byte field value too large to fit in %d bits vector element must be constant vector register expected vector type expected view number mismatch virtual memory exhausted vliw group must consist of 1 core and 1 copro insn. warning: symbol %s has no csect wasm32 assembler options:
width suffixes are invalid in ARM mode width suffixes are invalid in ARM mode -- `%s' word of NOPs added between word multiply and 16-bit multiply word of NOPs added between word multiply and load writeback (!) must be used for VLDMDB and VSTMDB writeback of base register is UNPREDICTABLE writeback of base register when in register list is UNPREDICTABLE writeback used in preload instruction writeback value must be an immediate constant writing or modifying # is unpredictable writing to APSR without specifying a bitmask is deprecated wrong argument to .cfi_personality_id wrong number of operands wrong number of operands for '%s' wrong register in floating-point reglist wrong second argument to .cfi_lsda wrong second argument to .cfi_personality wrong size instruction in a %u-bit branch delay slot wrong third argument to .cfi_val_encoded_addr xtensa-isa failure: %s you can't `pop %scs' you must specify a single type only zdaoff() relocation used on an instruction which does not support it zero assumed for missing expression zero flag is not valid for this instruction zero used as immediate value {standard input} Project-Id-Version: gas 2.30.0
Report-Msgid-Bugs-To: bug-binutils@gnu.org
PO-Revision-Date: 2018-04-29 15:57+0200
Last-Translator: Francisco Javier Serrador <fserrador@gmail.com>
Language-Team: Spanish <es@tp.org.es>
Language: es
MIME-Version: 1.0
Content-Type: text/plain; charset=UTF-8
Content-Transfer-Encoding: 8bit
X-Bugs: Report translation errors to the Language-Team address.
Plural-Forms: nplurals=2; plural=(n != 1);
X-Generator: Poedit 2.0.4
modo compatible de sintaxis TI CodeComposer Studio [por defecto es %d]
[por defecto es %s]
especifica la variante de la arquitectura 960
-b añade código para recolectar estadísticas sobre las ramificaciones tomadas
-link-relax preserva las directivas de alineamiento individuales del enlazador so
se puede relajar (sólo en el formato b.out)
-no-relax no altera las instrucciones comparar-y-ramificar para
desubicaciones largas
especifica la variante de la arquitectura SPARC
-bump avisa cuando el ensamblador cambia entre arquitecturas
-sparc se descarta
--enforce-aligned-data fuerza .long, etc., a ser alineados correctamente
-relax relaja saltos y ramificaciones (por defecto)
-no-relax evita modificar cualquier omisión y ramificación
%s
Opciones ensambladoras específicas de NDS32:
fich entrante : %s
opciones pasadas :
fich saliente : %s
destino : %s
marca tiempo : %s
-no-relax no relajar reubicaciones
Opciones D30V:
-O Crea instrucciones short adyacentes cortas paralelas si es posible.
-n Avisa sobre todos los NOPs insertados por el ensamblador.
-N Avisa sobre los NOPs insertados tras los múltiplos de palabra.
-c Avisa sobre los símbolos cuyos nombres coincidan con nombres de registros.
-C Lo opuesto de -C. -c es por defecto.
Opciones de TIC4X:
-mcpu=CPU -mCPU selecciona variante de arquitectura. CPU puede ser:
30 - TMS320C30
31 - TMS320C31, TMS320LC31
32 - TMS320C32
33 - TMS320VC33
40 - TMS320C40
44 - TMS320C44
-mrev=REV define la revisión de hardware de cpu (num enteros).
Las combinaciones de -mcpu y -mrev will activarán
o desctivarán las casillas apropiadas (-midle2,
-mlowpower y -menhanced) de acuerdo al tipo escogido
-mbig selecciona el modelo de memoria big
-msmall selecciona el modelo de memoria small (por defecto)
-mregparm selecciona parámetros de registro (por defecto)
-mmemparm selecciona parámetros de memoria
-midle2 activa el soporte para IDLE2
-mlowpower activa el soporte para LOPOWER y MAXSPEED
-menhanced activa el soporte para códigos operacionales mejorados
que violan las restricciones
que violan las restricciones
instrucciones quizá violan restricciones
quizá viola restricciones
EXTENSIÓN es una combinación de:
Los registros no necesitarán ningún prefijo.
Los registros requerirán un prefijo `$'.
emula la salida (por defecto %s)
Graba el tipo de cpu
-EB ensambla código para un cpu big-endian
-EL ensambla código para un cpu little-endian
-FIXDD ajusta datos dependientes
-G gpnum ensambla código para definir gpsize y por defecto es 8 byte
-KPIC genera PIC
-NWARN ensambla código para que no avise sobre dependencia de datos fijo
-O0 no realizar ninguna optimización
-SCORE3 ensambla código para el objetivo SCORE5U
-SCORE5 ensambla código para el destino SCORE5
-SCORE5U ensambla código para el objetivo SCORE5U
-SCORE5 ensambla código para el objetivo SCORE7 [predet.]
-USE_R1 ensambla código para que no avise cuando se usa el registro temporal r1
-V Versión Sunplus publicada
-V muestra el número de versión del ensamblador
-Qy, -Qn se descarta
-march=score3 ensambla código para el objetivo SCORE3
-march=score7 ensambla código para el objetivo SCORE7 [predet.]
Opciones de S390:
-mregnames Permite nombres simbólicos para los registros
-mwarn-areg-zero Avisa sobre registros con base/índice cero
-mno-regnames No permite nombres símbólicos para los registros
-m31 Establece el formato del fichero al formato 31 bit
-m64 Establece el formato del fichero al formato 64 bit
ops fueron: %s ¿significó ésto? otra(s) variante(s) válida(s): --32/--64/--x32 genera código 32bit/64bit/x32
--MD FICHERO escribe la información de dependencias en el FICHERO (por defecto ninguno)
--alternate activa inicialmente la sintaxis alternativa de macros
--compress-debug-sections=[none|zlib|zlib-gnu|zlib-gabi]
comprime secciones de depuración DWARF empleando zlib
--compress-debug-sections=[none|zlib|zlib-gnu|zlib-gabi]
comprime secciones depurables DWARF empleando zlib [predef.]
--debug-prefix-map ANT=NUEVO
mapea ANT en NUEVO en la información de depuración
--defsym SIM=VAL define el símbolo SIM al valor dado
--disp-size-default-22 el desplazamiento de ramificación de tamaño desconocido es de 22 bits (por defecto)
--disp-size-default-32 el desplazamiento de ramificación de tamaño desconocido es de 32 bits
--divide no trata `/' como un carácter de comentario
--divide se descarta
--elf-stt-common=[no|yes]
genera símbolos comunes ELF con tipo STT_COMMON
--execstack requiere pila ejecutable para este objeto
--fatal-warnings trata los avisos como errores
--fix-v4bx Permite BX en código ARMv4
--genana-2 genera información de depuración DWARF2
--genana-sections genera información de línea DWARF para nombre de sección por
función
--gstabs genera información de depuración de STABS
--gstabs+ genera informe de depuración de STABS con extensiones GNU
--hash-size=<valor> establece el tamaño de la distribución de dispersión cerca a <valor>
--help muestra este mensaje y termina
--itbl INSTTBL extiende el conjunto de instrucciones para incluir
instrucciones que coincidan con las especificaciones
definidas en el fichero INSTTBL
--listing-cont-lines establece el número máximo de líneas de continuación
utilizadas para la columna de datos de salida del
listado
--listing-lhs-width establece la anchura en palabras de la columna de
datos de salida en el listado
--listing-lhs-width2 establece el ancho en palabras de las líneas de
continuación de la columna de datos de salida; se
descarta si es más pequeño que la anchura de la
primera línea
--listing-rhs-width establece la anchura máxima en caracteres de las
líneas del fichero fuente
--m32bit-doubles [predet.]
--m32bit-doubles [por defecto]
--m64bit-doubles
--m64bit-doubles Código fuente utiliza dobles de 64-bit
--march=<arq> Genera código para <arq>. Las casillas válidas para <arq>
son v0_v10, v10, v32 y common_v10_v32.
--mbig-endian-data
--mcpu=<rx100|rx200|rx600|rx610|rxv2>
--mg10 Activa compatibilidad para variante G10
--mg13 Selecciona el core G13.
--mg14 Selecciona el núcleo G14 [predet.]
--mint-register=<valor>
--mlittle-endian-data [por defecto]
--mno-allow-string-insns --mpid
--mrelax
-mrelax Activa relajación temporal enlazada
--mrl78 Alias para --mg14
--msmall-data-limit
--muse-conventional-section-names
--muse-renesas-section-names [por defecto]
--no-underscore Usuarios de símbolos no tienen ningún prefijo.
--nocompress-debug-sections
no comprime las secciones de depuración DWARF
--nocompress-debug-sections
no comprime las secciones de depuración DWARF [predet.]
--noexecstack no requiere pila ejecutable para este objeto
--pic Activa la generación de código independiente de posición.
--reduce-memory-overheads
prefiere un menor uso de memoria al costo de
tiempos de ensamblado más largos
--sectname-subst activa secuencias sustitutivas de nombre seccional
--size-check=[error|warning]
revisar directiva .size de ELF (--size-check=error por defecto)
--statistics escribe varias estadísticas medidas de la ejecución
--strip-local-absolute descubrir símbolos locales absolutos
--target-help muestra las casillas específicas del objetivo
--traditional-format Usa el mismo formato que el ensamblador nativo en lo posible
--underscore Los símbolos de usuario generalmente se preceden con subrayado.
--version escribe el número de versión del ensamblador y termina
--warn no suprime avisos
-D produce mensajes de depuración de ensamblador
-EB ensambla código para un cpu big-endian
-EB ensambla para un sistema big endian (por defecto)
-EL ensambla para un sistema little endian
-EB,-big produce código y datos big endian
-EL genera código para el modo little endian (por defecto)
-EB genera código para el modo big endian
-mwarn-expand avisa si se expanden las pseudo operaciones
-mxp activa el soporte para i860XP (desactivado por defecto)
-mintel-syntax activa la sintaxis Intel (AT&T/SVR4 por defecto)
-EL ensambla código para un cpu little-endian
-EL,-little produce código y datos little endian
-I DIR añade DIR a la lista de búsqueda para directivas .include
-Ip sinónimo para -ignore-parallel-conflicts
-J no avisa sobre desbordamiento con signo
-K avisa cuando hay diferencias alteradas por desubicaciones largas
-KPIC genera PIC
-L,--keep-locals conserva los símbolos locales (p.e. si inician con `L')
-M,--mri ensambla en modo de compatibilidad MRI
-N Avisa cuando las ramificaciones se expanden a saltos.
-O intenta optimizar código. Implica -parallel
-O1, Optimiza para rendimiento
-Os Optimiza para espacio
-Q se descarta
-Q se descarta
-V escribe el número de versión del ensamblador
-Q descartado
-V escribe el número de versión del ensamblador
-EB/-EL genera código big-endian/little-endian
--32/--64 genera código 32bit/64bit
-Q se descarta
-V escribe el número de versión del ensamblador
-k descartado
-R encarpeta sección de datos dentro de la sección textual
-V escrive el número de versión del ensamblador
-Qy, -Qn se descarta
-W --no-warn suprime avisos
-Wnp sinónimo para -no-warn-explicit-parallel-conflicts
-Wnuh sinónimo para -no-warn-unmatched-high
-Wp sinónimo para -warn-explicit-parallel-conflicts
-Wuh sinónimo para -warn-unmatched-high
-X se descarta
-Z generar fichero objeto par tras errores
-c escribe un aviso si se encuentra un comentario
-f omite espacios en blanco y comentarios de preprocesamiento
-fixed-special-register-names
Sólo permite los nombres de registros especiales originales.
-g --gen-debug genera información de depuración
-globalize-symbols Crea todos los símbolos globales.
-gnu-syntax Desactiva la compatibilidad sintáctica mmixal.
-h, -H No ejecutar, escribir este texto de ayuda. Obsoleto.
-h-tick-hex admite contantes hex estilo H'00
-ignore-parallel-conflicts no revisa cuando hay instrucciones paralelas
-linker-allocated-gregs Si no hay una definición GREG adecuada para los operandos de una instrucción, dejar resolver al enlazador.
-m%s%s
-m32r desactivar apoyo para el conjunto de instrucciones m32rx
-m32r2 admite el conjunto extendido de instrucciones m32r2
-m32rx admite el conjunto extendido de instrucciones m32rx
-m4byte-align Marca el binario como alineamiento de 32-bit utilizado (predet.)
-m8byte-align Marca el binario como utilizando alineamiento de 64-bit
-mEA
-mbarrel-shifter
-mbarrel_shifter
-mcrc
-mdsp-packa
-mdsp_packa
-mdvbf
-mld-extension-reg-mask
-mlock
-mmac-24
-mmac-d16
-mmac_24
-mmac_d16
-mmin-max
-mmin_max
-mmul64
-mno-mpy
-mnorm
-mrtsc
-msimd
-mswap
-mswape
-mtelephony
-muser-mode-only
-mxy
-mN - no inserta varias NOP tras interrupciones (predet.)
-mQ - permite la relajación en tiempo de ensamblado. ¡PELIGROSO!
-mP - permite las instrucciones polimórficas
-mY - no advierte acerca de ausencias NOP tras modificar interrupciones
-m[no-]%-17s activa/desactiva %s
-mach=<name> Establece el tipo de máquina H8300 a una de:
h8300h, h8300hn, h8300s, h8300sn, h8300sx, h8300sxn
-mall-opcodes acepta todos los códigos operacionales AVR, aún si
no lo admite el MCU
-mno-skip-bug desactiva los avisos para las instrucciones que omiten
dos palabras (por defecto para avr4, avr5)
-mno-wrap rechaza las instrucciones rjmp/rcall con envoltura de 8K
(por defecto para avr3, avr5)
-mrmw acepta instrucciones Leer-Modificar-Escribir
-mlink-relax genera reubicación para relajación de enlazador (predef.)
-mno-link-relax no genera reubicación para relajación de enlazador.
-mgcc-isr acepta la __gcc_isr pseudo-instrucción.
-mamd64 acepta solo ISA AMD64
-march=ARQ permite instrucciones para la arquitectura ARQ
-march=CPU[,+EXTENSIÓN...]
genera código para el CPU y la EXTENSIÓN. CPU es uno de:
-march=ms1-16-002 permite instrucciones ms1-16-002 (por defecto)
-march=ms1-16-003 permite instrucciones ms1-16-003
-march=ms1-64-001 permite instrucciones ms1-64-001
-march=ms2 permite instrucciones ms2
-mavxscalar=[128|256] codifica instrucciones AVX escalares con
una longitud vectorial específica
-mbig-endian genera código big-endian
-mbig-obj genera ficheros objetos grandes
-mcpu=<cpu[-sirevision]> especifica el nombre del CPU objetivo
-mdsbt el código usa direccionamiento DSBT
-mevexlig=[128|256|512] codifica instrucciones EVEX escalares con
longitud vectorial específica
-mevexrcig=[rne|rd|ru|rz]
codifica instrucciones EVEX con valor EVEX.RC específico
para instrucciones ignoradas SAE-único
-mevexwig=[0|1] codifica instrucciones EVEX con valor EVEX.W específico
para instrucciones bit EVEX.W ignoradas
-mextension activa el soporte de códigod operacional de extensión
-mfdpic ensambla para la ABI de FDPIC
-mfence-as-lock-add=[no|sí]
codifica lfence, mfence y sfence como
bloqueo addl $0x0, (%%{re}sp
-mgcc-abi marca el binario como empleando el antiguo API GCC
-mindex-reg admite registros de pseudo índice
-mintel64 acepta solo ISA Intel64
-mip2022 restringe a insns de IP2022
-mip2022ext permite insns extendidas de IP2022
-ml - activa modelo de código grande
-mlittle-endian genera código little-endian
-mmnemonic=[att|intel] usa mnemónicos AT&T/Intel
-mn - inserta un NOP tras modificar interrupciones
-mnaked-reg no requiere el prefijo `%%' para registros
-mno-bcond17 desactiva la instrucción b<cond> disp17
-mno-dsbt el código no usa direccionamiento DSBT
-mno-fdpic/-mnopic desactiva -mfdpic
-mno-pic direccionamiento de código es
dependiente de posición
-mno-stld23 desactiva la instrucción desplazamiento st/ld offset23
-mold-gcc admite versiones antiguas de gcc (≤ 2.8.1)
-moperand-check=[none|error|warning]
marca combinaciones operantes para validación
-mpic el direccionamiento de código es
independiente de posición
-mpid=far el código usa direccionamiento de datos
independiente de la posición, los accesos GOT
emplean el direccionamiento DP lejano
-mpid=near el código usa direccionamiento de datos
independiente de la posición, los accesos GOT
emplean el direccionamiento DP cercano
-mpid=no el código usa direccionamiento de datos
dependiente de la posición
-mrelax Activa la relajación
-mrelax activa relajación
-mrelax-relocations=[no|sí]
genera reubicaciones relajadas
-mrh850-abi Marca el binario como utilizando el ABI RH850 (predet.)
-mshared desactiva rama optimizada para código compartido
-msse-check=[none|error|warning]
revisa las instrucciones SSE
-msse2avx codifica instrucciones SSE con prefijo VEX
-msyntax=[att|intel] usa sintaxis AT&T/Intel
-mtune=CPU optimiza para el CPU, donde CPU es uno de:
-mv850 El código está destinado para el v850
-mv850e El código está destinado para el v850e
-mv850e1 El código está destinado para el v850e1
-mv850e2 El código está destinado para el v850e2
-mv850e2v3 El código está destinado para el v850e2v3
-mv850e2v4 Alias para -mv850e3v5
-mv850e3v5 El código está destinado para el v850e3v5
-mwarn-signed-overflow Avisa si los valores inmediatos con signo desbordan
-mwarn-unsigned-overflow Avisa si los valores inmediato sin signo desbordan
-n No optimiza la alineamiento de código
-q omite algunos avisos
-nIp sinónimo para -no-ignore-parallel-conflicts
-no-bitinst desactiva las instrucciones extendidas de campos de bit de M32R2
-no-expand No expande GETA, ramificaciones, PUSHJ ó JUMP
a instrucciones múltiples.
-no-ignore-parallel-conflicts revisa cuando hay instrucciones paralelas
-no-merge-gregs No mezcla las definiciones GREG con los valores cercanos.
-no-pad-sections no concadena el final de secciones a bordes alineados
-no-parallel desactiva -parallel
-no-predefined-syms No provee las constantes internas de mmixal.
Implica -fixed-special-register-names.
-no-warn-explicit-parallel-conflicts no avisa cuando las instrucciones
-no-warn-unmatched-high no avisa cuando ausenten reubicaciones low
-nocpp se descarta
-nosched desactiva las restricciones de calendarización
-o FICHOBJ nombra la salida del objeto fichero FICHOBJ (por defecto a.out)
-parallel intenta combinar instrucciones en paralelo
-relax Crea código relajable para el enlazador.
-s se descarta
-w se descarta
-warn-explicit-parallel-conflicts avisa cuando hay instrucciones paralelas
-warn-unmatched-high avisa cundo una reubicación (s)high no tiene una reubicación low correspondiente
-x No avisa cuando no se sabe que un operando para
GETA, una ramificación, PUSHJ ó JUMP esté dentro
del límite. El enlazador atrapará cualquier error.
Implica -linker-allocated-gregs. -xauto borra las violaciones de dependencias automágicamente
(por defecto)
-xnone desactiva la revisión de violación de dependencias
-xdebug depura el revisor de violación de dependencias
-xdebugn depura el revisor de violación de dependencias pero
desactiva la revisión de violación de dependencias
-xdebugx depura el revisor de violación de dependencias y
activa la revisión de violación de dependencias
@FICHERO lee casillas del FICHERO
%s; *input_line_pointer == '%c' 0x%02x
Opciones de ensamblador específicas de AArch64:
Opciones de ensamblador específicas de ARM:
Opciones de ensamblador específicas de Blackfin:
Opciones de línea de mandatos específicas de FR30:
Ensamblador de GNU versión %s (%s)
utilizando BFD versión %s. Opciones de ensamblador específicas de H8300:
Opciones de la línea de mandatos específicas de M32C:
Opciones de la línea de mandatos específicas de M32R:
Opciones de la línea de mandatos específicas de MMIX:
Opciones de la línea de mandatos específicas de Meta:
Opciones de línea de mandatos específicas de RL78:
Opciones de línea de mandatos específicas de RX:
Opciones de ensamblador específicas de Score:
Opciones de V850:
Opciones de línea de mandatos específicas de XC16X:
Opciones de línea de mandatos específicas de XSTROMY16:
Opciones de Z8K:
-z8001 genera código segmentado
-z8002 genera código sin segmentar
-linkrelax crea código relajable por el enlazador
la reubicación de ramificación trunca (0x%x) [-2^9 ~ 2^9-1] la reubicación de ramificación trunca (0x%x) [-2^19 ~ 2^19-1] la reubicación de ramificación trunca (0x%x) [-2^9 ~ 2^9-1] !%s no utiliza un número de secuencia reubicación !samegp contra un símbolo sin .prologue: %s "%d" (número de instancia %d de una etiqueta %s) ".else" sin coincidir un ".if" ".elseif" tras ".else" ".elseif" sin coincidir con ".if" ".endif" sin ".if" # Ejemplo de las instrucciones «%s»
.sect .text
_start:
# prohibe el registro # tiene conflictos con la longitud Nº4 no valida en H8/300. #<imm16> #<imm8> #<máscara> no se admite $DPR_BYTE en este contexto no se admite $DPR_GOT en este contexto no se admite $DPR_HWORD en este contexto no se admite $DPR_WORD en este contexto $DSBT_INDEX se debe usar con __c6xabi_DSBT_BASE no se admite $DSBT_INDEX en este contexto no se admite $GOT en este contexto no se admite $PCR_OFFSET en este contexto $dbg y $depc están desactivados cuando DEBUG está apagado $hi y $lo están desactivados cuando MUL y DIV están apagados $mb0, $me0, $mb1 y $me1 están desactivados cuando COP está apagado el operador % necesita una expresión absoluta %%%s() debe ser término como mucho en expresión %%hi8 solo aplica a .byte %d error %d errores %d aviso %d avisos %s %s -- «%s» %s -- declaración «%s» descartada %s NOP insertados %s «%s» ya tiene un alias «%s» argumento %s debe ser una cadena textual %s en operando %d -- «%s» %s de directiva no tiene ningún nombre %s para «%s» %s para instrucción «%s» instrucción %s no acepta un sufijo .b instrucción %s, operando %d no coincide %s está activada por marca vle %s no está utilizado para el objetivo seleccionado %s no puede ocupar la ranura de retardo de otra insn de ramificación. %s debe ser %d al operando %d -- «%s» %s debe tener un valor constante %s no desactivada por marca vle %s no admitido dentro del modo MIPS16 %s desplazado %d fuera del límite %s desplazamiento %d fuera de límite %d a %d %s fuera de dominio (%d no es un múltiplo de %d) %s fuera de límite %d a %d en operando %d -- «%s» %s fuera de límite (%d no está entre %d y %d) %s fuera de límite (0x%s no está entre 0x%s y 0x%s) el registro %s es el mismo que la base de retroescritura %s reubicaciones no caben en %d byte %s reubicaciones no caben en %d bytes %s reubicaciones no caben en %u byte %s reubicaciones no caben en %u bytes segundo argumento %s no puede ser un número %d negativo %s reducido a %s La recursión del símbolo %s se detuvo en la segunda aparición de «%s» no se admite %s %s no admitido como instrucción corregida %s sin %s %s, %s, generando fichero objeto equivocado
%s , tratando avisos como errores %s: trata rotar el registro PC %s: no se admiten los símbolos globales en las secciones comunes %s: no existe tal sección %s: la salida de la 1a instrucción es la misma que una entrada a la 2a instrucción - ¿Esto es intencional? %s: la salida de la 2a instrucción es la misma que una entrada a la 1a instrucción - ¿Esto es intencional? %s: tiempo total en ensamblado: %ld.%06ld
%s: tipo de función inesperado: %d %s: no reconocido el nombre de procesador %s: cerraría el ciclo weakref: %s %s:%u: devolución equivocada de bfd_install_relocation: %x la reubicación de %u-bytes no se puede aplicar al campo %u-bytes la instrucción '%.*s' no está al inicio del paquete de ejecución instrucción '%.*s' no está en un ciclo entubado por software instrucción '%.*s' no se admite en esta arquitectura instrucción '%.*s' no se admite en esta unidad funcional instrucción '%.*s' no se admite en esta unidad funcional para esta arquitectura «%s» no se puede repetir. El comportamiento resultante no está definido. «%s» sólo es disponible en DD2.0 o superior. '%s 'no se puede agrupar con otras instrucciones. «%s» previamente definido como «%s». «%s»: solamente las instrucciones NOP se puede ejecutar en paralelo en el m32r ')' requerido ',' esperada 'APSR', 'CPSR' o 'SPSR' esperado 'ASR' requerido Registro acumulador inválido Modificador 'L' no válido para esta instrucción 'LSL' o 'ASR' requerido 'LSL' requerido 'MFC_RdTagMask' (canal 12) sólo es disponible en DD2.0 o superior. espaciado 'ROR' no está permitido 'SPU_RdEventMask' (canal 11) sólo es disponible en DD2.0 o superior. '[' esperado '[' esperado tras mnemónico PLD '[' esperado tras mnemónico PLI ']' esperado 'd.%s' se debe alinear a 8-bytes 'entry_num' debe ser un número absoluto en [0,31] '||' tras predicado '||' no está seguido por una instrucción '||^' sin un SPMASK previo '}' esperado al final 'option' del campo (PC)+ impredecible (Requiere %s; arquitectura solicitada es %s.) (plt) sólo es válido en objetivos ramas (razón desconocida) *<abs8> -%s tiene conflictos con las otras casillas de arquitectura, las cuales implican -%s -(PC) impredecible -- cadena sin terminar --abi=[32|64] establece el tamaño de los operandos SHmedia
expandidos y el tipo del fichero objeto
--shcompact-const-crange emite descriptores de código-límite para
constantes en las secciones de código SHcompact
--no-mix desactiva el código SHmedia en la misma sección que
las constantes y el código SHcompact
--no-expand no expande las instrucciones MOVI, PT, PTA o PTB
--expand-pt32 con -abi=64, expande las instrucciones PT, PTA y PTB
solamente a 32 bits
la opción --absolute-literals no se admite en esta configuración Xtensa --compress-debug-sections=%s no es compatible se descarta la opción --density --fdpic genera un fichero objeto FDPIC
--generics es obsoleto; utilice en su lugar --transform no se admite --gstabs para ia64 --hash-size necesita un argumento numérico --isa=[shmedia establece el conjunto de instrucciones por
defecto para SH64
| SHmedia
| shcompact
| SHcompact]
se descarta la opción --no-density --no-generics es obsoleto; utilice en su lugar --no-transform --no-relax es obsoleto; utilice en su lugar --no-transform --no-underscore es inválido con el formato a.out --nops necesita un argumento numérico --pic es inválido en este formato de objeto --relax es obsoleto; utilice en su lugar --transform -32 crea ficheros objeto de 32 bits
-64 crea ficheros objeto de 64 bits
-32 crea ficheros objeto ABI o32 (por defecto)
-n32 crea ficheros objeto ABI o32
-64 crea ficheros objeto ABI 64
-EL genera código para una máquina little endian
-EB genera código para una máquina big endian
--little-endian-data genera código para una máquina que tenga
instrucciones big endian y datos little endian.
-G no se puede usar en código independiente de posición -G no se puede utilizar con código PIC de SVR4 -G quizá no está emplado con llamadas abi -G n Coloca datos ≤ n bytes en el área de datos small
-G no se admite en esta configuración -KPIC genera PIC
-V escribe el número de versión del ensamblador
-undeclared-regs descarta el uso del registro global de aplicaciones sin
directiva .register apropiada (por defecto)
-no-undeclared-regs fuerza un error en el uso del registro global de
aplicaciones sin una directiva .register apropiada
-q se descarta
-Qy, -Qn se descarta
-s se descarta
-KPIC, -call_shared genera código SVR4 independiente de posición
-call_nonpic genera código que no es PIC interoperable con DSOs
-mvxworks-pic genera código VxWorks independiente de posición
-non_shared no genera código independiente de posición
-xgot asume un GOT de 32 bit
-mpdr, -mno-pdr activa/desactiva la creación de secciones .pdr
-mshared, -mno-shared desactiva/activa la optimización .cpload para
código que no es compartido
-mabi=ABI crea un fichero objeto que cumple con el ABI para:
No se admite la opción -R en este objetivo. -TSO usa el Ordenamiento de Almacenamiento Total
-PSO usa el Ordenamiento de Almacenamiento Parcial
-RMO usa el Ordenamiento de Memoria Relajado
-expand-pt32 es inválido junto con -no-expand -expand-pt32 sólo es válido con -abi=64 -k genera PIC
-l usa 1 word para referencias a símbolos indefinidos [por defecto 2]
-pic, -k genera código independiente de posición
-S convierte jbsr en jsr
--pcrel nunca convierte ramificaciones relativas al PC en saltos absolutos
--register-prefix-optional
reconoce los nombres de registro sin carácter de prefijo
--bitwise-or no trata `|' como un carácter de comentario
--base-size-default-16 registro base sin tamaño es 16 bits
--base-size-default-32 registro base sin tamaño es 32 bits (por defecto)
--disp-size-default-16 desplazamiento con tamaño desconocido es 16 bits
--disp-size-default-32 desplazamiento con tamaño desconocido es 32 bits (por defecto)
-mCPU equivalente a -march=CPU -mtune=CPU. Obsoleto.
-no-mCPU no genera código específico para el CPU.
Para -mCPU y -no-mCPU, CPU debe ser uno de:
-mPIC Marca el fichero generado para usar código independiente de posición large
-m[no-]%-16s activa/desactiva extensión arquitectural %s
-maltivec genera código para AltiVec
-mvsx genera código para instrucciones Vector-Escalar (VSX)
-me300 genera código para la familia PowerPC e300
-me500, -me500x2 genera código para el núcleo complejo Motorola e500
-me500mc, genera código para el núcleo complejo Freescale e500mc
-me500mc64, genera código para el núcleo complejo Freescale e500mc64
-mspe genera código para las instrucciones Motorola SPE
-mspe2 genera código para las instrucciones Freescale SPE2
-mvle genera código para las instrucciones Freescale VLE
-mtitan genera código para el núcleo complejo Titan AppliedMicro
-mregnames Permite nombres simbólicos para los registros
-mno-regnames No permite nombres simbólicos para los registros
-march=%s no es compatible con la ABI seleccionada -march=<arqu> define la arquitectura
-mcpu=<cpu> define el cpu [por defecto %s]
-mcpu=<versión CPU> Especifica la versión del CPU
-mcpu={fr500|fr550|fr400|fr405|fr450|fr300|frv|simple|tomcat}
-mdouble Marca el fichero generado para usar insns FP de doble precisión
-mdsp genera instrucciones DSP
-mno-dsp no genera instrucciones DSP
-mdspr2 genera instrucciones DSP R2
-mno-dspr2 no genera instrucciones DSP R2
-mdspr3 genera instrucciones DSP R3
-mno-dspr3 no genera instrucciones DSP R3
-mdword Marca el fichero generado para usar alineamiento de pila de 8-bytes
-me <nombre fichero> Redirige los errores a un fichero
-merrors-to-file <nombre fichero>
-mfar-mode | -mf Utiliza direccionamiento extendido
-mfdpic Ensambla para la ABI de FDPIC
-mfix-loongson2f-jump evita las instrucciones JUMP de Loongson2F
-mfix-loongson2f-nop evita los errores NOP de Loongson2F
-mfix-vr4120 evita ciertos errores de VR4120
-mfix-vr4130 evita los errores mflo/mfhi de VR4130
-mfix-24k inserta un nop tras las instrucciones ERET y DERET
-mfix-cn63xxp1 evita los errores PREF de CN53XXP1
-mgp32 usa GPRs de 32-bit, sin importar el ISA escogido
-mfp32 usa FPRS de 32-bit, sin importar el ISA escogido
-msym32 asume que todos los símbolos tiene valores de 32-bit
-O0 elimina NOPs innecesarios, no intercambia ramificaciones
-O elimina NOPs innecesarios e intercambia ramificaciones
--trap, --no-break excepción trap en div por 0 y desbordamiento de mult
--break, --no-trap excepción break en div por 0 y desbordamiento de mult
-mfpr-32 Marca el fichero generado para sólo usar 32 FPRs
-mfpr-64 Marca el fichero generado para usar todos los 64 FPRs
-mgpr-32 Marca el fichero generado para sólo usar 32 GPRs
-mgpr-64 Marca el fichero generado para usar todos los 64 GPRs
-mhard-float permite instrucciones de coma flotante
-msoft-float no permite instrucciones de coma flotante
-msingle-float sólo permite operaciones de coma flotante de 32 bits
-mdouble-float permite operaciones de coma flotante de 32 y 64 bits
--[no-]construct-floats [des]activa valores de coma flotante a construir
--[no-]relax-branch [no]permite ramificación fuera del límite para ser relajadas
-mignore-branch-isa acepta ramas inválidas requeriendo un modo ISA
-mno-ignore-branch-isa rechaza ramas inválidas requiriendo un intercambio de modo ISA
-mnan=ENCODING selecciona un convenio de codificación IEEE 754 NaN, incluso de:
-minsn32 solo genera instrucciones microMIPS de 32-bit
-mno-insn32 genera todas las instrucciones microMIPS
-mips1 genera instrucciones MIPS ISA I
-mips2 genera instrucciones MIPS ISA II
-mips3 genera instrucciones MIPS ISA III
-mips4 genera instrucciones MIPS ISA IV
-mips5 genera instrucciones MIPS ISA V
-mips32 genera instrucciones MIPS32 ISA
-mips32r2 genera instrucciones MIPS32 versión 2 ISA
-mips32r3 genera instrucciones MIPS32 versión 3 ISA
-mips32r5 genera instrucciones MIPS32 versión 5 ISA
-mips32r6 genera instrucciones MIPS32 versión 6 ISA
-mips64 genera instrucciones MIPS64 ISA
-mips64r2 genera instrucciones MIPS64 versión 2 ISA
-mips64r3 genera instrucciones MIPS64 versión 3 ISA
-mips64r5 genera instrucciones MIPS64 versión 5 ISA
-mips64r6 genera instrucciones MIPS64 versión 6 ISA
-march=CPU/-mtune=CPU genera código/calendarización para el CPU, donde CPU es uno de:
-mips16 genera instrucciones mips16
-no-mips16 no genera instrucciones mips16
-mips16 no se puede usar con -micromips -mlibrary-pic Marca el fichero generado como usando posición de código independiente para bibliotecas
-mmcu genera instrucciones MCU
-mno-mcu no genera instrucciones MCU
-mmedia Marca el fichero generado para usar insns media
-mmicromips genera instrucciones microMIPS
-mno-micromips no genera instrucciones microMIPS
-mmicromips no se puede usar con -mips16 -mmsa genera instrucciones MSA
-mno-msa no genera instrucciones MSA
-mmt genera instrucciones MT
-mno-mt no genera instrucciones MT
-mmuladd Marca el fichero generado para usar insns adición/sustracción múltiples
-mno-dword Marca el fichero generado para usar una alineamiento de pila de 4-bytes
-mno-pack No permite que se empaqueten las instrucciones
-mnopic Desactiva -mpic, -mPIC, -mlibrary-pic y -mfdpic
-mpack Permite que se empaqueten las instrucciones
-mpic Marca el fichero generado para usar código independiente de posición small
-mppc64, -m620 genera código para PowerPC 620/625/630
-mppc64bridge genera código para PowerPC 64, incluyendo
instrucciones puente
-mbooke genera código para PowerPC BookE de 32-bit
-ma2 genera código para la arquitectura A2
-mpower4, -mpwr4 genera código para la arquitectura Power4
-mpower5, -mpwr5, -mpwr5x
genera código para la arquitectura Power5
-mpower6, -mpwr6 genera código para la arquitectura Power6
-mpower7, -mpwr7 genera código para la arquitectura Power7
-mpower8, -mpwr8 genera código para la arquitectura Power9
-mpower9, -mpwr9 genera código para la arquitectura Power9
-mcell genera código para la arquitectura Cell Broadband Engine
-mcom genera código de instrucciones comunes Power/PowerPC
-many genera código para cualquier arquitectura (PWR/PWRX/PPC)
-mrelocatable admite la opción -mrelocatble de GCC
-mrelocatable-lib admite la opción -mrelocatble-lib de GCC
-memb activa el bit PPC_EMB en las casillas ELF
-mlittle, -mlittle-endian, -le
genera código para una máquina little endian
-mbig, -mbig-endian, be
genera código para una máquina big endian
-msolaris genera código para Solaris
-mno-solaris no genera código para Solaris
-K PIC activa EF_PPC_RELOCATABLE_LIB en las casillas ELF
-V muestra el número de versión del ensamblador
-Qy, -Qn se descarta
-msmartmips genera instrucciones smartmips
-no-smartmips no genera instrucciones smartmips
-msoft-float Marca el fichero generado para usar FP de software
-mtomcat-debug Depura las alternativas de tomcat
-mtomcat-stats Muestra estadísticas para las alternativas de tomcat
-mvirt genera instrucciones Virtualization
-mno-virt no genera instrucciones Virtualization
-mdsp genera eXtended Physical Address instrucciones (XPA)
-mno-xpa no genera instrucciones eXtended Physical Address
-no-expand sólo es válido con SHcompact o SHmedia -no-mix es inválido sin especificar SHcompact o SHmedia -nops=contador cuando alineando, más que CONTADOR nops utiliza
una ramificación
-ppc476-workarround avisa si emitiendo datos para secciones de código
-shcompact-const-crange es inválido sin SHcompact .%s externo de %s ... ¡Longitud .COMMún (%d.) < 0! Se descarta. ¡Longitud de .COMM (%ld.) <0! Se descarta. longitud .COMMún (%lu) fuera de límite descartado .EQU debe usar una etiqueta .EXIT debe aparecer dentro de un procedimiento la expresión .REG debe ser un registro .REG debe usar una etiqueta ¡Longitud SCOMMon (%ld.) <0! Se descarta. expresión .abiversion no evalúa a una constante se detectó .abort. Se abandona la nave. .arch <arq> requiere una coincidencia --march=... opcional .asmfunc pseudo-op solo disponible con marca -mccs. .asmfunc repetido. símbolo .asmfunc función. se descarta .begin [no-]density directiva .begin sin una directiva .end coincidente directiva .begin sin una directiva .ent precedente directiva .begin sin una directiva .file precedente El uso de .begin literal es obsoleto. Utilice en su lugar .literal .begin/.bend en segmentos diferentes símbolo desconocido en los nombres de la directiva .bend directiva .bend sin una directiva .ent precedente directiva .bend sin una directiva .file precedente ¡Tamaño de .bss %d < 0! ¡Tamaño de .bss %ld < 0! Ausente el tamaño del argumento .bss
alineamiento .bundle_align_mode demasiado grande (maximo %u) secuencia .bundle_lock en %u bytes, pero límite .bundle_align_mode es %u bytes directiva .bundle_lock sin una coincidencia .bundle_unlock directiva .bundle_unlock sin precedente .bundle_lock directiva .callinfo no está dentro de una definición de procedimiento .cfi_endproc sin un .cfi_startproc correspondiente .cfi_fde_data no es compatible para este objetivo .cfi_fde_data sin correspondiente .cfi_startproc .cfi_inline_lsda no está apoyado para este destino .cfi_inline_lsda no válido para este marco .cfi_lsda requiere argumentos de codificación y símbolo .cfi_personality requiere argumentos de codificación y símbolo no se admite .cfi_personality_id para este objetivo ausente el lenguaje y la versión en la directiva .compiler ausente la versión en la directiva .compiler .cpload no está en la sección noreorder se usó el pseudo-operador .def dentro de .def/.endef: se descarta. se utiliza el pseudo-operador .def dentro de .def/.endef; se descarta se usó el pseudo-operador .dim fuera de .def/.endef: se descarta. se utiliza el pseudo-operador .dim fuera de .def/.endef; se descarta .ef sin un .function precedente se descarta .end [no-]density la directiva .end no tiene nombre ausente la directiva .end o hay un símbolo desconocido la directiva .end nombra un símbolo diferente de .ent símbolo desconocido en los nombres de la directiva .end directiva .end sin una directiva .ent precedente directiva .end sin una directiva .ent precedente. directiva .end sin una directiva .file precedente directiva .end sin una directiva .ent coincidente .end no está en la sección text .end simbólico no coincide con el símbolo .ent .end simbólico no coincide con el símbolo .ent. se encontró .end%c sin un %s precedente .end%s sin un .%s precedente .endasmfunc sin un .asmfunc. .endasmfunc sin función. se utiliza el pseudo-operador .endef antes de .def; se descarta se usó el pseudo-operador .endef fuera de .def/.endef: se descarta. ausente .endfunc para el .func previo ausente .endfunc para el .proc previo la directiva .ent no tiene nombre la directiva .ent no tiene símbolo directiva .ent sin una directiva .end coincidente .ent o .aent no interno sección textual .ent o .aent no están en la sección text. se encontró .err se invocó la directiva .error en el fichero fuente .es sin un .bs precedente encontrado .fail %ld la cuenta de .field '%d' está fuera de límite (1 ≤ X ≤ 32) tamaño .fill restringido a %d .fmask fuera de .ent directiva .fnend sin .fnstart .frame fuera de .ent .gnu_attribute %d,%d es incompatible con «%s» .gnu_attribute %d,%d no es compatible más .gnu_attribute %d,%d no es un ABI coma-flotante reconocida .gnu_attribute %d,%d requiere «%s» la directiva .handler no tiene nombre error sintáctico en .ifeqs la cuenta .incbin es cero, se descarta «%s» operando de .inst.n es demasiado grande. Use en su lugar .inst.w .largecomm sólo se admite en modo de 64bit, se produce .comm .linkonce no admitido en este formato de fichero objeto .literal no se permite dentro de una región .begin literal .literal_position dentro de una directiva literal; se descarta .ln como pseudo-operador dentro de .def/.endef: se descarta. .loc antes de .file .loc fuera de .text pseudo-operador .loc dentro de .def/.endef: se descarta. expresión .localentry para `%s' no evalúa a una constante la expresión .localentry para `%s' no es una potencia de 2 válida se vio el pseudo-operador .longcall cuando no se estaba relajando se vio el pseudo-operador .longjump cuando no se estaba relajando .ltorg en la sección %s emparejado con .using en la sección %s .ltorg sin .using previo en la sección %s desbordamiento de pila en .machine desbordamiento por debajo de la pila en .machine desbordamiento superior .machinemode de pila desbordamiento inferior .machinemode de pila .mask fuera de .ent .mask/.fmask fuera de .ent .module no está permitido tras generar código .module utilizado con símbolo no reconocido: %s
la directiva .name no tiene símbolo la directiva .name no está en la sección de enlace (.link) No se admite .option pic%d .option pic%d no admitido dentro de modo PIC VxWorks opción .option pop sin opción .option push la directiva .pdesc no tiene un símbolo de entrada la directiva .pdesc no está en la sección de enlace (.link) .pdesc no coincide con el último .ent .pdesc tiene un símbolo de entrada equivocado .popsection sin .pushsection correspondiente; se descarta .previous sin .section correspondiente; se descarta el pseudo .profiler requiere por lo menos dos operandos. directiva .prolog sin una directiva .ent precedente .prologue dentro del prólogo .ref fuera de .csect .sblock se puede utilizar únicamente para secciones inicializadas se utiliza el pseudo-operador .scl fuera de .def/.endef: descartado. se utiliza el pseudo-operador .scl fuera de .def/.endef; se descarta .sect: se ignora el nombre de la subsección .set pop sin .set push sintaxis de .set no válida
la expresión .size para %s no evalúa a una constante se utiliza el pseudo-operador .size fuera de .def/.endef: descartado. se utiliza el pseudo-operador .size fuera de .def/.endef; se descarta .space ó .fill con valor negativo, se descarta el contador de repetición .space es negativo, se descartó el contador de repetición .space es cero, se descartó .space especifica un valor que no es absoluto La cuenta de repetición .space/.bes es negativa, se descarta La cuenta de repetición .space/.bes es cero, se descarta no se admite .stab%c .stab%c: la descripción del campo '%x' es demasiado grande, intente un formato de depuración diferente .stab%c: se descarta el otro campo que no es cero .stab%c: ausentea coma .stabx de la clase de almacenamiento stsym debe estar entre .bs/.es .syntax %s requiere de la opción de línea de mandatos `--no-underscore' .syntax %s requiere de la opción de línea de mandatos `--underscore' se utiliza el pseudo-operador .tag fuera de .def/.endef; descartado. se utiliza el pseudo-operador .tag fuera de .def/.endef; se descarta .tag requiere una estructura tag el objetivo .tag «%s» no está definido .tc no está en la sección .toc .tc sin etiqueta se utiliza el pseudo-operador .type fuera de .def/.endef; descartado. se utiliza el pseudo-operador .type fuera de .def/.endef; se descarta .unwind_save no admite este tipo de registro .usect: se descarta la opción de alineamiento que no es cero la directiva .usepv no tiene nombre la directiva .usepv no tiene tipo .uses no se refiere a un símbolo local en la misma sección se vio el pseudo-operador .uses cuando no se estaba relajando el objetivo .uses no se refiere a un símbolo local en la misma sección .using: la expresión direccional base es ilegal o demasiado compleja la expresión .val es demasiado compleja se utiliza el pseudo-operador .val fuera de .def/.endef; descartado. se utiliza el pseudo-operador .val fuera de .def/.endef; se descarta .var solamente se puede usar dentro de una definición de macro .vframepsp no tiene significado, se asume que se quería .vframesp .vliw no está disponible cuando VLIW está desactivado. se invocó la directiva .warning en el fichero fuente no cabe .word %s-%s+%s Falló el manejo de la distribución de case .word: la distribución es demasiado grande 0x%lx fuera de límite del desplazamiento de 32 bit con signo 0x%lx: «%s» tipo = %ld, clase = %d, segmento = %d
esperado registro SIMD de 128-bit escalar o coma flotante a precisión cuadruple esperado registro SIMD de 16-bit escalar o coma flotante a precisión media dirección de 16-bit no está permitida dentro de instrucciones MPX Extensión de 16-bit 16-bit omitido fuera de límite la reubicación de 16-bit utilizada en operando de 8-bit inmediato de 3-bit fuera de límite esperado registro SIMD de 32 bit escalar o coma flotante a precisión simple dirección 32-bit no está permitido en instrucciones MPX de 64-bit. generada una ramificación condicional de 32-bit no se admite el modo de 32bit en «%s». x86_64 de 32bit sólo se admite para ELF 5-bit de campo debe ser absoluto 5-bit inmediato demasiado grande 6-bit desplazamiento fuera de límite inmediato de 6-bit fuera de límite la reubicación de 62-bits aún no está implementada esperado registro SIMD de 64-bit escalar o coma flotante a precisión doble esperado PS o registro 64-bit entero no se admite el modo de 64bit en «%s». se especificaron 68040 y 68851; las instrucciones mmu podrían ensamblar incorrectamente esperado registro SIMD de 8-bit escalar Desubicación de 8-bit fuera de límite inmediato de 8-bit fuera de límite utilizaba reubicación de 8-bit en operando 16-bit : Valor inmediato dentro de ‘cbcond’ está fuera de límite. : Instrucción requiere frs2 y frsd deben estar el mismo registro : operando relativo a PC no puede ser una constante : operando TLS no puede ser una constante : Solamente hay 32 registros f; [0-31] : Solamente hay 32 registros f de precisión sencilla; [0-31] : Solamente hay 64 registros f; [0-63] : el número asr debe estar entre 0 y 31 : cripto inmediato debe estar entre 0 y 31 : esperado nombre de registro ccr : esperaba nombre de registrado pc : se esperaba un nombre registrado r0-r7 : suponiendo %asrN : suponiendo criptograma inmediato : operando inmediato imm2 fuera de límite (0-3) : expresión ASI no válida : nombre ASI inválido : número ASI inválido : nombre cpreg inválido : expresión no válida de máscara membar : nombre inválido de máscara membar : número inválido de máscara membar : expresión de función de precargado no válida : nombre de función de precargado inválido : número de función de precargado inválido : modo expresiva siam no válida : modo numérico siam inválido : operando imm2 no inmediato : registro estatal auxiliar no reconocible : registro hiperprivilegiado no reconocido : registro privilegiado no reconocido no se permite :b; se cambia por defecto a :w :lower16: no permitido dentro de esta instrucción :operand tiene demasiadas bits :operando valor%d) demasiado grande para instrucción :unknown de reubicación de tamaño restringido :upper16: no permitido dentro de esta instrucción <nombre abi> específicamente para ABI <nombre abi> <abi> Especificar una versión abi
<abi> podría ser v1, v2, v2fp, v2fpp <abi> ensambla para la ABI de coma flotante <abi> <abs> <arch name> Ensambla para arquitectura <arqu nombre>
<arqu nombre> podría ser
v3, v3j, v3m, v3f, v3s, v2, v2j, v2f, v2s <nombre arq> ensambla para la arquitectura <nombre arq> <baseline> Ensambla para línea básica <baseline>
<baseline> podría ser v2, v3, v3m <nombre cpu> ensambla para el CPU <nombre cpu> <nombre dsp> ensambla para la arquitectura DSP <nombre dsp> <nombre fpu> ensambla para la arquitectura de Unidad de Coma Flotante <nombre fpu> <freg> Específicamente una configuración FPU
<freg>
0: 8 SP / 4 DP registros
1: 16 SP / 8 DP registros
2: 32 SP / 16 DP registros
3: 32 SP / 32 DP registros <imm8>,X <etiqueta> <modo> controla la inserción implícita de instrucciones IT <desconocido> <ver> ensambla para la eabi versión <ver> se descarta la opción seccional ? con G presente @%s no es una reubicación compleja. no se admiten las reubicaciones @%s con el formato de salida de %d bits @tls quizá no está utiliada con «%s» operandos @tls sólo se puede utilizar en el último operando Un número grande/de coma flotante no puede ser una desubicación: se usa 0x%lx Un desplazamiento de ramificación requiere alineamiento 0 MOD 4 Una instrucción omitida con longitud inmediata detectada al final de la etiqueta ZOL @%s Ya existe un parámetro llamado «%s» para la macro «%s» Se requiere un registro estatal o un nombre de bit estatal A0.2,A0.3,A1.2,A1.3 requerido para registrador QUICKRoT AAARG → reubicación constante no manipulado: %d ADD/SUB sp, sp #imm DIR ADRL utilizado para un símbolo que no está definido en el mismo fichero AR %d sólo se puede acceder por %c-unit No se encontró el registro AR en la referencia indirecta Opciones ensambladoras específicas ARC:
ARM como registro esperado Extensión de sonido ISA Opciones de ensamblador AVR:
-mmcu=[nombre-avr] selecciona la variante de microcontrolador
[nombre-avr] puede ser:
avr1 - núcleo AVR nuclear sin RAM de datos
avr2 - núcleo AVR nuclear hasta con 8K de memoria de programa
avr25 - núcleo AVR nuclear hasta con 8K de memoria de programa
más la instrucción MOVW
avr3 - núcleo AVR nuclear hasta con 64K de memoria de programa
avr31 - núcleo AVR nuclear hasta con 128K de memoria de programa
avr35 - núcleo AVR nuclear hasta con 64K de memoria de programa
más la instrucción MOVW
avr4 - núcleo AVR mejorado hasta con 8K de memoria de programa
avr5 - núcleo AVR mejorado hasta con 64K de memoria de programa
avr51 - núcleo AVR mejorado hasta con 128K de memoria de programa
avr6 - núcleo AVR mejorado hasta con 256K de memoria de programa
avrxmega3 - XMEGA, > 8K, ≤ 64K FLASH, > 64K RAM
avrxmega4 - XMEGA, > 64K, ≤ 128K FLASH, ≤ 64K RAM
avrxmega5 - XMEGA, > 64K, ≤ 128K FLASH, > 64K RAM
avrxmega6 - XMEGA, > 128K, ≤ 256K FLASH, ≤ 64K RAM
avrxmega7 - XMEGA, > 128K, ≤ 256K FLASH, > 64K RAM
avrtinyo Núcleo -AVR Tiny con registros 16 gp
Se aborta porque la declaración tiene «%s» Valor relativo a PC absoluto en código de relajación. Error de ensamblador..... Valor absoluto en código de relajación. Error de ensamblador..... Se accede «%s» como un objeto de hilo local Se accede a la función «%s» como un objeto de hilo local Añadido a símbolo no resuelto no está en un límite de word. La adición para un símbolo sin resolver no está en un límite de word. El modo direccional *+ARx no se permite en el direccionamiento de registros mapeados en memoria. El comportamiento resultante no está definido. El modo direccional *+ARx es de sólo escritura. El resultado de la lectura está indefinido. Dirección de operando inmediato Modo de direccionamiento aún sin implementar. Signo ajustado .word (%ld) desborda: sentencia `switch' demasiado grande. Alineación (%lu) demasiado grande: asumido 15. Alineación debe ser una potencia de 2 Alineación negativa: se asume 0 Alineación negativa: se asume 0. Alineación demasiado grande: se asume %d Alineación demasiado grande: %d asumido Alineación muy grande: %d asumido. Opciones Alpha:
-32addr trata direcciones como valores de 32-bit
-F ausente el soporte de instrucciones de coma flotante
-mev4 | -mev45 | -mev5 | -mev56 | -mpca56 | -mev6 | -mev67 | -mev68 | -mall
especifica variante de la arquitectura Alpha
-m21064 | -m21066 | -m21164 | -m21164a | -m21164pc | -m21264 | -m21264a | -m21264b
estas variantes incluyen códigos operacionales PALcode
Una instrucción IMM no debe estar presente en el fichero .s Se expandió una instrucción (%s) Arquitectura incoherente en "%s %s". Las variantes de arquitectura son: Argumento de tamaño .vec_size está esperado 4 o 16, actual: %d. Argumento de .vec_size no es constante. El argumento para .BLOCK/.BLOCKZ debe estar entre 0 y 0x3fffffff Se descarta el argumento para .even El ensamblador aún no admite PIC Mensajes del ensamblador:
Se esperaba al menos un argumento PR Se esperaban al menos dos argumentos PR Intentaba purgar macro inexistente «%s» Intentaba poner un símbolo común en el conjunto %s Intentaba poner un símbolo indefinido en el conjunto %s Se intenta redefinir el conjunto de registros «%s» No reconocido el nombre del atributo: %s El auto incremento/decremento del desplazamiento '%ld' está fuera de límite. Se requiere un registro auxiliar AR0--AR7 para el indirecto BALING inmediato no es 0, 1, 2 o 3 (%lu) BFD está fuera de sincronización con GAS, tipo seccional inmanipulado bien conocido `%s' BSPEC ya está activo. No se admite el anidamiento. BSPEC sin un ESPEC. Longitud BSS (%d) <0 se descarta ¡Longitud BSS (%d.) <0! Se descarta. BYTE de expresión no un número puro BYTE de expresión no interno al límite 0..255 Directiva .fmask equivocada Parámetro 1./2. de directiva .frame equivocado Parámetro 3./4. de directiva .frame equivocado Directiva .mask equivocada Directiva .section equivocada: se quiere en la cadena a,s,w,x,M,S,G,T Versión COFF equivocada «%s» Versión CPU equivocada '%s' RA equivocado (%d) registrador para marco .frame Registro base equivocado, se usa $%d. Equivocación de llamada a MD_ATOF() Llamada equivocada a MD_NTOF() Llamada equivocada a md_atof () Llamada equivocada a md_atof () - no se admiten los formatos de coma flotante Equivocación de llamada a md_atof() Construcción de direccionamiento directo %s equivocada Desplazamiento %d equivocado (se requiere 0--255)
Expresión equivocada: @%s + %s. Tabla de códigos operacionales equivocada, ensamblador descompuesto. Opción-de-tabla-de-códigos-de-operación equivocada, revise en el fichero ns32k-opcode.h Operando equivocado Operando equivocado para una instrucción load <%s> Operando equivocado para una instrucción store <%s> Valor de operando equivocado: %s Lista de parámetros equivocada para la macro «%s» Nombre de registro equivocado Nombre registrado equivocado %s Rango de registro equivocado Tipo de compostura de reubicación inválido (%d) Tipo de reubicación equivocado: 0x%02x Segmento equivocado (debe ser absoluto). Segmento equivocado dentro de expresión. Secuencia de números equivocada: !%s!%s Sufijo equivocado tras ':' utilice {b|w|d} Se cambia por defecto a d Sufijo equivocado, se cambia por defecto a d Expresión direccional mal formada Los registros en bancos no están disponibles para esta arquitectura. El número grande es demasiado grande Big-endian R2 sin apoyo. No se permite un número grande en una literal short. Se asume el modo inmediato. Número grande demasiado grande para el formato %c; se trunca Número grande demasiado grande para long Campo de bits fuera de límite Ambos argumentos deben ser símbolos de sustitución Tanto the_insn.HI como the_insn.LO están activados: %s Corchetes en campo operativo incorrecto Ramificación a dirección sin alinear Ensamblador descompuesto. No se intentó ensamblar. Código operacional defectuoso: «%s» «%s»
C0 - C15 se esperaban Opciones de línea de mandatos específicas de C54x:
CFI como instrucción utilizada sin un precedente .cfi_startproc CFI no admitido en este objetivo CFI como declaración restaurada se utilizó sin un recuerdo previo La versión de CPU ya se había establecido CPU8: puntero de pila accedido con un desplazamiento impar Opciones específicas de CRIS:
C_EFCN comoo símbolo para %s fuera de ámbito Se llama a gen_cond_branch_32 para .arch common_v10_v32
No se puede hacer %d byte reubicación %s No se puede hacer la reubicación pic relativa a pc de %d bytes No se puede hacer la reubicación relativa a pc de %d bytes No se puede hacer la reubicación relativa a pc de %d byte para el tipo de almacenamiento %d No se puede hacer la reubicación pic de %d bytes No se puede hacer la reubicación de %d bytes No se puede hacer la reubicación de %d byte para el tipo de almacenamiento %d No puede encontrar coincidencia relajada insinuada. Línea: %d No se puede representar la reubicación %s en este formato de fichero objeto No se puede establecer dlx_skip_hi16_flag No se puede agregar el bit de parada para marcar el fin del grupo de instrucciones No se pueden modificar espacios dentro de una definición de procedimiento. Se descarta No se pueden modificar subespacios dentro de una definición de procedimiento. Se descarta No se puede lidiar con la expresión; se cambia por defecto a %ld No se puede hacer una literal short de un número de coma flotante: se usa el modo inmediato. No se puede encontrar el código operacional que coincida con los operandos No se puede manipular O_big en s390_exp_compare No se puede dispersar %s: %s No se puede dispersar «%s»: %s
No se puede dispersar la instrucción «%s»:%s No se puede redirigir la salida de error estándar al fichero «%s» No se puede relajar la diferencia No se puede reubicar la expresión No se puede establecer el valor GP No se pueden establecer las máscaras de registro No se pueden usar ramificaciones long en esta arquitectura No se puede obtener el tamaño de operando.
No se puede asignar un descriptor de desenredo
No se puede ensamblar la instrucción No se puede definir el símbolo de exportación: %s
No se puede definir el símbolo estático: %s
No se puede expresar la reubicación %s%d%s No se puede encontrar el tipo reubicado para el símbolo %s, código %d No se puede generar el tipo reubicado para el símbolo %s, código %s No se puede manipular la compostura No se puede hacer la reubicación relativa a PC %s No se puede representar la reubicación %s en el fichero objeto No se puede representar el exponente en %d bits No se puede representar el tipo reubicado %s No se puede usar el registro especial con esta instrucción Valor de case %ld inesperado en la línea %d del fichero «%s»
No se admite mmodificar la versión del CPU al vuelo No se admite la generación de cambio del procesador al vuelo... Escoja el valor GP de %lx
Ausentea llave que cierra Se esperaban una coma y un símbolo para '.asg CADENA, SÍMBOLO' Se esperaban una coma y un símbolo para '.eval EXPR, SÍMBOLO' Se esperaba una coma Se esperaba una coma
Se esperaba una coma tras nombre seccional Alineación común negativa; se asume 0 La alineamiento común no es una potencia de 2 No se admiten las expresiones complejas Operando de objetivo complicado LAPC no es un múltiplo de dos. Use LAPC.D La condición «%s» no coincide con el grupo precedente La condición «%s» utiliza un acumulador diferente al de una condición precedente La condición <%c%c> en la directiva de control estructurada no se puede codificar correctamente Expresión constante %d fuera de límite, [%d, %d]. Conversión de un BSR relativo a PC a un JSR absoluto Conversión de una ramificación relativa a PC a un salto absoluto Conversión de una ramificación condicional relativa a PC a un salto absoluto Conversión de un desplazamiento relativo a PC a absoluto © 2018 Free Software Foundation, Inc.
No se pueden establecer la arquitectura y la máquina No se pueden establecer la arquitectura y la máquina. No pudo generar instrucciones extensas de códigos de operación Crear secciones con .xdataN/.xrealN/.xstringZ es obsoleto. La sección actual está no inicializada, se requirió el nombre seccional para .clink D como registro fuera de límite para versión VFP seleccionada Opciones D10V:
-O Optimiza. Hará algunas operaciones en paralelo.
--gstabs-packing Empaqueta instrucciones pares adyacentes cortas juntas
cuando se especifique --gstabs. Activado por defecto.
--no-gstabs-packing Si se especifica --gstabs, no empaqueta juntas
las instrucciones adjacentes.
Uso simultáneo peligroso de `f%d' y `f%d' No se admite el objetivo por defecto «%s». Ensamblador defectuoso. No se intentó ensamblar. Las ramificaciones postergadas no están disponibles en SH1 Sintaxis obsoleta. El acumulador de destino para cada parte de esta instrucción paralela debe ser diferente El registro destino debe ser ARn El registro destino debe ser R0 o R1 El registro destino debe ser R2 o R3 Diferencias simbólicas en secciones diferentes no es compatible El valor directo de %ld no es adecuado La directiva .atmp sólo es disponible con la opción -mintel-syntax La directiva .dual sólo está disponible con la opción -mintel-syntax La directiva .enddual sólo es disponible con la opción -mintel-syntax Directiva no válida dentro de una agrupación ¡Se descarta la longitud de desubicación %s! Desubicación demasiado grande para :d El valor de desplazamiento de %ld es demasiado grande Soporta instrucciones dividir No se sabe cómo manipular este campo. %s No se cómo reubicar operandos planos de tipo %s Instrucciones Dot Product no puede ser condicional, el comportamiento es IMPREDECIBLE Condicional %s duplicado Signo igual (=) duplicado en la instrucción Se descarta el registro de predicado duplicado Duplicado pseudo-opcode %s. EBCDIC como constante no son admitidos ECOFF depurando está desactivada. ENDLOOP sin un LOOP correspondiente Opciones de la línea de mandatos específicas de EPIPHANY:
ESPEC sin un BSPEC precedente Argumento vacío para .endp Argumento vacío de .proc La cuenta de epílogo de %lu excede el número de prólogos anidados (%u) Error %s en %s
Error en el argumento %d. Se esperaba: «%s» Error en la expresión Error en el manejo de la reubicación Error en la sintaxis de la declaración Error al establecer las casillas para «%s»: %s Error: Se requiere un número par. Se redondea a %d Ejecutar %s en IU en serie reversa podría no funcionar Ejecutar %s en IU podría no funcionar Ejecutar %s en IU podría no funcionar en ejecución paralela Ejecutar %s en serie reversa con %s podría no funcionar Código operacional expandido tras la ramificación retardada: «%s» Código operacional expandido en modo dual: «%s» Se esperaba '(' Se esperaba ')' Se esperaba ':' Se esperaba '[' Se esperaba ']' Se esperaba una coma tras la longitud común Se esperaba una coma tras nombre Se esperaba una coma tras nombre «%s» Se esperaba una coma tras nombre del símbolo Se esperaba coma tras nombre del símbolo: se descarta el resto de la línea. Se esperaba una expresión inmediata Se esperaba una cadena entrecomillada Se esperaba un registro, se obtuvo «%s». Se esperaba el separador `=' Se esperaba un número simple. Se espera un valor constante Se espera un nombre de registro Se espera un registro. Se espera una constante de carácter como argumento Se esperaba una coma después del nombre errata CPU, no: %s Se esperaba un operando tras ',' Se esperaba un operando tras ','; se obtuvo nada Se esperaba un operando antes de ','; se obtuvo nada Se espera el registro D para el modo indizado indirecto. Se esperaba un segundo argumento Se descartan las paradas explícitas en modo automático Error de Expresión para el modificador de operando %%hi/%%lo
Expresión interna %%%s no pudo ser interpretado Expresión fuera de límite, utilizando 0 Expresión demasiado compleja. No se admite el direccionamiento extendido en el CPU especificado Adicional ) Basura extra en la llamada a función, se esperaba ')' Basura extra en la línea FATAL: Al adjuntar el encabezado de compilador %s No se admite FIRST como un argumento de .SUBSPACE FP ramificado en ranura retrasada FP ramificado precedió por instrucción FP; se insertó NOP .unwind_save de FPA no toma una lista de registros FPA como registros esperado FPU como extensión DP Extensión FPU PS FPU fused-multiply-add como instrucciones El parámetro FRAM debe ser un múltiplo de 8: %d
Opciones de línea de mandatos específicas de FVR:
Opciones FT32:
Fallado para crear secciones propietarias `%s'
Fallaba al encontrar un modo válido para «%s». Falló al buscar el inicio real de la función: %s
Error fatal: El campo no está alineado adecuadamente [%d] (%d). Campo fuera de límite [%d..%d] (%d). El fichero «%s» no está en el formato de archivo de macro El primer código operacional es long. No se pueden mezclar las instrucciones como se especificó. El primer operando de .%s debe ser un predicado El primer operando de .%s no es un registro El primer operando de .%s no es un registro válido El primer operando de .altrp no es un registro de ramificación válido El primer operando de .fframe debe ser una constante El primer operando de .prologue debe ser una constante positiva de 4-bits El primer operando de .restore debe ser un puntero de pila (sp) El primer operando de .save no debe ser un registro El primer operando de .save no es un registro válido El primer operando de .save.b debe ser una constante positiva de 5-bits El primer operando de .save.g debe ser una constante positiva de 4-bits El primer operando de .save.gf debe ser una constante de 4-bits que no sea negativa El primer operando de .unwabi debe ser una constante El primer operando de .vfram debe ser un registro general Dependencia de datos fija: %s %s -- %s %s (insertar %d nop!/%d’) Dependencia de datos fija: %s %s -- %s %s (insertar 1 `pflush/%d') La compostura de %ld es demasiado grande para el campo de anchura %d AC de coma flotante no es legal como operando entero El número de coma flotante no es válido en la expresión Registro de coma flotante en la lista de registros Se fuerza la literal short a modo inmediato. now_seg=%s to_seg=%s Se fuerza la desubicación de byte Se encontró '{' tras cambio explícito al modo automático Se encontró '{' cuando ya estaba agrupado. Se encontró '{' cuando la agrupación manual ya está activada Se encontró '}' cuando la agrupación manual está desactivada Se encontró '}' cuando no se está agrupando. Se encontró el uso del nombre de registro %s que no es canónico; use %s en su lugar. Opciones paraco-procesador XGATE:
-mshort emplea ABI int de 16-bit (por defecto)
-mlong emplea ABI int de 32-bit
-mshort-double emplear ABI double de 32-bit
-mlong-double emplear ABI double de 64-bit (por defecto)
--mxgate especificar la variante del procesador [predet. %s]
--print-insn-syntax escribe la sintaxis de la instrucción en caso de error
--print-opcodes escribe la lista de instrucciones con sintaxis
--generate-example genera un ejemplo de cada instrucción La función espera dos argumentos Ensamblador %s de GNU
GNU ensamblador versión %s (%s) utilizando BFD versión %s
GOT ya está en la distribución simbólicos GOT ya está en la distribución simbólicos GOT como expresión equivocada con %s. GP como prólogo de tamaño del campo excedido, se utiliza 0 en su lugar GREG como expresión muy complicada Basura al final de la instrucción: «%s». Fallo de gas, tipo reubicado #%i
Fallo de gas, valor reubicado %s
Fallo de gas, valor reubicado %d
El registro general no es legal como operando de coma flotante Sección de grupo «%s» no tiene firma de grupo Los registros HI/LO se deben especificar juntos Los registros HI/LO se deben especificar sin registros adicionales La capacidad de hardware «%s» no se activó para «%s». Dispersión devolvió «%s». Registro-Superior ADD, MOV, CMP utilizando pc Registro-Superior ADD, MOV, CMP, BX, BLX utilizando pc No se necesita o se utiliza el fichero temp. «%s». ¡No se usa un fichero entre pasos! Se descarta -V I960 con opciones:
Opciones de IA-64:
--mconstant-gp marca el fichero de salida como que usa el modelo
GP-constante (establece la opción EF_IA_64_CONS_GP
del encabezado ELF)
--mauto-pic marca el fichero de salida como que usa el modelo
GP-constante sin los descriptores de función
(establece la opción EF_IA_64_NOFUNCDESC_CONS_GP
del encabezado ELF)
-milp32|-milp64|-mlp64|-mp64 selecciona el modelo de datos
(-mlp64 por defecto)
-mle | -mbe selecciona el orden de bytes little- o big-endian
(-mle por defecto)
-mtune=[itanium1|itanium2]
optimiza para un CPU específico
(por defecto -mtune=itanium2)
-munwind-check=[warning|error]
revisión de directiva de desenredo
(-munwind-check=warning por defecto)
-mhint.b=[ok|warning|error]
revisión de hint.b (-mhint.b=error por defecto)
-x | -xexplicit activa la revisión de violaciones de dependencias
(por defecto)
Opciones de la línea de mandatos específicas de IP2K:
IT cayendo dentro de límite de un bloque IT anterior Una instrucción IU no puede estar en el contenedor izquierdo Se descarta el intento de redefinir el símbolo Se ignora el intento de redefinir el símbolo %s Se descarta el intento de redefinir el símbolo «%s». Se descarta el intento de derramar más allá del fin de la región Se descartan los atributos seccional cambiados para %s Se descarta la declaración debido a «%s» Registro de procesador de 32 bit ilegal («%s») en la Instruction: «%s» Registro AR ilegal en la referencia indirecta Escala ilegal - '%d' Parámetro `cinv' ilegal: `%c' Operando `mask16' ilegal, la operación está indefinida - «%s» Registro co-procesador ilegal en Instrucción `%s' Registro especial de co-procesador ilegal en la Instrucción «%s» Combinación ilegal de funciones de reubicación Instrucción emulada ilegítima Par de registro de índice ilegal («%s») en la Instrucción: «%s» Instrucción ilegal o código operacional sin implementar. Operando ilegal (arg %d) Separador ilegal de operando `%c' Operando ilegal. Operandos ilegales Operandos ilegales (espacios en blanco): «%s» Operandos ilegales para %s Operandos ilegales%s Operandos ilegales: %%%s sólo se pueden usar con la llamada __tls_get_addr Operandos ilegales: %%%s no se pueden usar junto con otras reubicaciones en la insn () Operandos ilegales: %%%s requiere de argumentos en () Operandos ilegales: %%r_%s%d requiere argumentos en () Operandos ilegales: %%r_plt en el campo de datos de %d-bytes Operandos ilegales: %%r_tls_dtpoff en el campo de datos de %d-bytes Operandos ilegítimos: %%tls_ldo en campo de datos de %d-bytes Operandos ilegítimos: %%tls_ldo requiere argumentos en () Operandos ilegales: No se puede añadir una expresión que no es constante a %%%s() Operandos ilegales: No se puede hacer aritmética que involucre a %%%s() de un símbolo reubicable Operandos ilegales: No se puede hacer aritmética aparte de + y - que involucre %%%s() Operandos ilegales: sólo se permite %%r_%s%d en campos de datos de %d-bytes Operandos ilegales: hay basura tras %%r_%s%d() Operandos ilegítimos: hay basura tras %%tls_ldo() Registro de procesador ilegal («%s») en la Instrucción: «%s» Registro ilegal («%s») en Instruction: «%s» Registro ilegítimo («%s») en instrucción: «%s» Registro ilegal «%s» en la Instruction «%s» Registro ilegal «%s» en la lista de registros de coprocesador Registro ilegal «%s» en la lista especial de registros de coprocesador Registro ilegítimo «%s» en instrucción «%s» Registro ilegal «%s» en la lista de registros Registro ilegal «%s» en la lista de registros de usuario Par de registro ilegal («%s») en la Instrucción: «%s» Par de registro ilegal «%s» en la Instrucción «%s» Nombre seccional «%s» ilegal (causa una colisión con el nombre seccional de desenredo) Tipo de operando ilegal (arg %d) No se permite un operando inmediato para operando %d. El valor inmediato de %ld es demasiado grande Valor inmediato para mbar > 32. utilizando <valor %% 32> El valor inmediato no está en el límite de 16 bit: %ld El valor inmediato no está en el límite de 16 bit con signo: %ld El valor inmediato no está en el límite de 16 bit sin signo: %ld El valor inmediato no está en el límite de 4 bit sin signo: %ld El valor inmediato no está en el límite de 5 bit sin signo: %ld El valor inmediato no está en el límite de 6 bit: %ld El valor inmediato no está en el límite de 6 bit sin signo: %ld El valor inmediato no está en el límite de 8 bit: %ld El valor inmediato no está en el límite de 8 bit con signo: %ld El valor inmediato no está en el límite de 8 bit sin signo: %ld El valor inmediato de %ld es demasiado grande El valor inmediato de %ld es demasiado grande para ldf Los inmediatos %d y %d darán una conducta sin definir. Dirección CSR impropia (%lu) Inmediato CSRxI impropio (%lu) Cantidad de desplazamiento impropia (%lu) Utilización impropia de OP1_IMM_IMPLIED Utilización impropia de OP1_MUST_BE_IMM Primer y segundo operandos incompatibles en la instrucción Valor de fr_opcode incorrecto en frag. Error interno..... Número incorrecto de operandos Número incorrecto de operandos dados Sintaxis incorrecta, %s. El valor de incremento/decremento está fuera de límite: `%ld'. El índice sólo se puede aplicar a registros rotantes o indirectos El índice debe ser un registro general Índice fuera de límite 0..%u Se requiere un registro índice IR0,IR1 para el desplazamiento No se permite el modo indizado directo para movb/movw. El direccionamiento indizado indirecto no es válido para 68HC11. El índice de registros indirectos debe ser un registro general Se encontró un ciclo infinito al intentar computar las direcciones de los símbolos en la sección %s No se admiten infinitos en este objetivo
Informe: El .body inicial debe preceder a cualquier instrucción El .prologue inicial debe preceder a cualquier instrucción Insertando «%s» dentro de distribución de tipo direccional fallada: %s Falló la inserción de «%s» en la distribución de dispersión de constantes: %s Falló la inserción de «%s» en la distribución de entrada de pistas: %s Insertando «%s» dentro de tabla de registro fallada: %s Falló la inserción de «%s» en la distribución de estructuras: %s Insn %s tiene una instrucción omitida/rama %s dentro de su ranura de retardo. Insn %s tiene una instrucción %s con limm en ranura de retardo. Ranura insn no especifica un registro desenredado. No se permite la instrucción %s en una ranura de retardo. Instrucción %s no admitida dentro de la línea base. La instrucción %s requiere una expresión absoluta La instrucción «%s» requiere una versión de cpu LP La instrucción «%s» requiere el modo de direccionamiento far No reconocida la instrucción «%s». La instrucción no admite las direcciones =N Relleno de instrucción no disponible en esta arquitectura. Formatos de instrucción para «%s»: La instrucción en el contenedor R es aplastada por la instrucción de control de flujo en el contenedor L. La instrucción se debe ejecutar en paralelo La instrucción se debe ejecutar en paralelo con otra instrucción. La instrucción no se admite en esta arquitectura La instrucción usa una versión long, así que no se puede mezclar como se especificó Las instrucciones no usan tuberías de ejecución paralela. Las instrucciones no se pueden ejecutar en paralelo Las instrucciones comparten la misma tubería de ejecución Las instrucciones utilizando modificadores de desplazamiento long o direcciones absolutas no se pueden repetir. El comportamiento resultante no está definido. Las instrucciones que causan discontinuidad en el PC no se permiten en una ranura de retardo. El comportamiento resultante no está definido. Intel K1OM es solamente 64bit ELF Intel K1OM es solo 64bit Intel L1OM es solamente 64bit ELF Intel L1OM es solo 64bit Intel MCU no admite «%s» como arquitectura Intel MCU es solo 32bit ELF Intel MCU es solo 32bit Error Interno: No se puede dispersar %s: %s Error Interno: No se puede encontrar %s en la distribución de dispersión Error Interno: No se puede dispersar %s: %s Error interno: longitud equivocada de instrucción Error interno del ensamblador para la instrucción %s Error interno del ensamblador para el formato de instrucción %s Error interno del ensamblador para la macro %s Defecto interno. Intente utilizar 0(r%d) en lugar de @r%d Error de consistencia interno. revise ns32k-opcode.h Error interno (%s).
Error interno en %s:%d.
Se encontró un error interno en md_convert_frag: desplazamiento %ld. Por favor repórtelo. Error interno en %s en %s:%d.
Error interno: No se puede dispersar %s: %s Error interno: límite erróneo. %s Error interno: relajar error insinuoso. %s: %x Error interno: No se puede encontrar el espacio contenedor para %s. Error interno: Tipo desconocido de corrección: %d (`%s') Error interno: no se puede encontrar el código operacional «%s» para «%s»
Error interno: no se puede dispersar «%s»: %s
Error interno: no se sabe como forzar a %s al fin del grupo de instrucciones Error interno: se pierde el código operacional: «%s» «%s»
Error interno de lógica en iif.iifP[].tipo Error interno de lógica en iif.iifP[n].tipo Error lógico interno. Línea %d, fichero «%s» Error lógico interno. línea %d, fichero «%s» Opción invalida --compress-debug-sections: «%s» Invalida opción no reconocida --elf-stt-common «%s» Invalida opción --size-check=: «%s» Argumento de .CALL inválido: %s Argumento de .CALLINFO inválido: %s Argumento de .SPACE inválido Argumento de .SUBSPACE inválido Formato .insn inválido
Condición de Adición Inválida: %s Condición de Adición y Ramificación Inválida Condición de Ramificación en Bit Inválida: %c Identificador COPR inválido Valor de operando CST4 inválido (arg %d) Condición de Comparación y Ramificación Inválida Condición de Comparación/Sustracción Inválida Condición de Comparación/Sustracción Inválida: %s Valor de operando DISPU4 inválido (arg %d) Expresión DataLabel no válida Condición de Comparación de FP Inválida: %s Formato de Operando FP Inválido: %3s Completador FTEST inválido: %s Formato de Operando de Coma Flotante Inválido. Sintaxis de Completador de Carga Indizado Inválido. Completador de Carga Indizado Inválido. Condición de Instrucción Lógica Inválida. Nulificación Inválida: (%c) Expresión PIC no válida. Identificador SFU inválido Condición Desplazar/Extraer/Depositar Inválida. Completador Short de Load/Store Inválido. Completador Almacenaje de Bytes Cortos Inválido Condición de Instrucción Unit Inválida. Registro acumulador inválido. Argumento inválido %d para .prologue. Descripción de argumento no válida: %d Ubicación de argumento no válida: %s
Argumento inválido para la opción --abi: %s Argumento inválido para la opción --isa: %s Argumento inválido para opción --mach: %s Argumento inválido para .abi: %s Argumento inválido para .mode: %s Registro auxiliar inválido (utilice AR0-AR7) Carácter inválido %s antes de operando %s Carácter inválido %s en operando %s Carácter inválido %s en el código operacional Combinación no válida de instrucciones para el agrupado. Combinación no válida: --abi=32 con --abi=64 Combinación no válida: --abi=64 con --abi=32 Combinación no válida: --abi=64 con --isa=SHcompact Combinación no válida: --isa=SHcompact con --abi=64 Combinación no válida: --isa=SHcompact con --isa=SHmedia Combinación no válida: --isa=SHmedia con --isa=SHcompact Operando constante inválido %s Arquitectura por defecto no válida, ensamblador descompuesto. Registro destino inválido para esta instrucción, utilice 'tfr'. Registro destino inválido. Directiva no válida Desplazamiento inválido en la referencia indirecta Sintaxis de ‘dmad’ no válida «%s» Uso duplicado inválido de `%c%d' Expresión no válida tras # número
Expresión no válida tras %%%%
Expresión no válida. Selector de campo inválido. Asumiendo F%%. Tamaño de campo inválido, debe ser de 1 a 32 Número de coma flotante inválido Operando de escritura inmediato inválido. Modo indizado indirecto inválido. Registro indizado inválido, se esperaba el registro X. Registro indizado inválido, se esperaba el registro Y. Registro indizado inválido. Modo de direccionamiento indirecto inválido Desplazamiento de modo de direccionamiento indirecto %d inválido Instrucción %s no válida Etiqueta no válida «%s» Completador de combinación derecha/izquierda inválido Longitud no válida (utilice 0 a %d) Mnemónico inválido «%s» Modo inválido: %s
Número inválido Código operacional/operandos inválidos Operando(s) inválido(s) para la instrucción paralela «%s» Operando inválido (utilice 1, 2, ó 3) Expresión de operando inválido Operando inválido para «%s» Operando inválido: valor inmediato empleado como dirección. Operando inválido: valor inmediato empleado como dirección base. Operandos inválidos Operandos inválidos %s Operandos inválidos para %s Operación no válida en símbolo Operador inválido para operando. Modo de direccionamiento inválido o ilegal combinado con índice-escalado Reubicación relativa a pc no válida Completador de permutación inválido Tipo de registro inválido para el formato P3. Tipo de registro inválido para el formato B1 Tipo de registro inválido para el formato P6 Tipo de registro inválido para el formato X1 Tipo de registro inválido para el formato X3 Registro inválido para la instrucción dbcc/tbcc. Registro inválido para post/pre incremento. Registro inválido para fmpyadd ó fmpysub de precisión simple Registrador inválido en listado de registro Lista de registros no válida para ldm/stm
Invalida número de registro en '%.6s' Especificación de registro no válida. Registro inválido. Registro inválido: 'r%d' Registro inválido: r0 y r15 ilegales Reubicación no válida Modo escalado-indizado inválido, utilice (b,w,d,q) Uso simultáneo inválido de `f%d' y `f%d' Registro fuente inválido para esta instrucción, utilice 'tfr'. Registro fuente inválido. Invalida registro de posición «%s» Subíndice inválido (utilice de 1 a %d) Sufijo inválido para la entrada de conjunto de literales Sintaxis no válida en el modo de direccionamiento Externo Sintaxis no válida en el modo de direccionamiento Relativo a Memoria Sintaxis no válida en el modo de direccionamiento relativo al PC Uso inválido de `%c%d' como operando de salida Uso inválido de `r%d' como operando direccional de actualización base Uso inválido del operador de paralelizador. JALX para un símbolo dentro del mismo modo ISA Omisión/Rama de instrucción detectada al final de la etiqueta ZOL @%s Basura tras '}': «%s» Basura al final de la línea, %s. Instrucción núcleo detectada el final de la etiqueta ZOL @%s Nombres MCU conocidos: La instrucción LDP requiere un operando de 24-bit LOC como expresión volviendo pasos no está admitido LR y PC no deberían estar ambos dentro de registros listados Etiqueta «$%d» redefinida Etiqueta «%s» coincide un nombre de registro de CPU La etiqueta debe estar al inicio de un grupo Se requiere una etiqueta para .tag No se permite el signo más inicial en el modo core La longitud de .comm «%s» ya es %ld. No se cambia a %d. La longitud de .comm «%s» ya es %ld. No se cambia a %ld. La longitud de .lcomm «%s» ya es %ld. No se cambió a %ld. La longitud de .scomm «%s» ya es %ld. No se cambió a %ld. Se descarta la especificación de longitud. Se usa el modo de direccionamiento 9F Línea %d: tipo reubicado desconocido: 0x%x. Los números de línea deben ser enteros positivos
Desbordamiento de Conjunto Literal Cargas literales Las instrucciones long no se pueden combinar. Se ve como un proc, no se puede saber de qué tipo.
Se truncaron los bits de orden inferior en operando de coma flotante inmediato M340 utilizado como código operacional específico cuando ensambla para M210 Opciones específicas de MCORE:
-{no-}jsri2bsr {des}activa la transformación de jsri a bsr (def: des)
-{no-}sifilter {des}activa el comportamiento filtrado del silicio (def: des)
-cpu=[210|340] selecciona el tipo de CPU
-EB ensambla para un sistema big endian (predet.)
-EL ensambla para un sistema little endian
Opción MCU requiereun nombre
MDRD validado debe estar entre 1 y 9 Llamada PIC MIPS a un registro diferente de $25 Opciones MIPS:
-EB genera salida big endian
-EL genera salida little endian
-g, -g2 no borra NOPs innecesarios o intercambia ramificaciones
-G NUM permite la referencia a objetos hasta NUM bytes
implícitamente con el registro gp [por defecto 8]
Opciones MN10200:
ninguna aún
Opciones de ensamblador para MN10300:
ninguna aún
MOVI como operando no es un valor de 32-bit con signo: 0x%8x%08x MRI de estilo ORG pseudo-operador no apoyado Opciones de la línea de mandatos específicas de MT:
Una instrucción MU no puede estar en el contenedor derecho Macro %s no implementada La macro «%s» ya está definida Maverick DSPSC como registro esperado Maverick MVAX como registro esperado Maverick MVD como registro esperado Maverick MVDX como registro esperado Maverick MVF como registro esperado Maverick MVFX como registro esperado Se pueden establecer %d bits `mask16' como máximo en operando Opciones de línea de mandatos específicas para MeP:
-EB ensambla para un sistema big endian
-EL ensambla para un sistema little endian (por defecto)
-mconfig=<nombre> especifica una configuración de chip a usar
-maverage -mno-average -mmult -mno-mult -mdiv -mno-div
-mbitops -mno-bitops -mleadz -mno-leadz -mabsdiff -mno-absdiff
-mminmax -mno-minmax -mclip -mno-clip -msatur -mno-satur -mcop32
activa/desactiva los códigos operacionales dados
Si se da -mconfig, las otras casillas -m lo modifican. De otra manera,
si no se dan casillas -m, todos los códigos operacionales core se activan;
si se da cualquier opción -m que activa, sólo ésas se activan;
si se da cualquier opción -m que desactiva, sólo ésas se desactivan.
El registro mapeado en memoria «%s» está fuera de límite Instrucciones 16-bit miscelánea .entry mal ubicado. Se descarta. Ausente '(' tras la función simbólica de sustitución Ausente ')' Ausente ')' en la expresión simbólico de sustitución suscrito Ausentea ',' Ausente '}' al final del fichero Ausente '}': «%s» Ausente ) Ausente ) en ra(rb) Ausente .EXIT para un .ENTRY Ausente .callinfo Ausente .callinfo para este procedimiento Ausente .callinfo. Ausente .endp tras .proc previo Ausente .exit
Ausente .label_state %ld Ausente .procend
Ausentea Condición de Ramificación de Bit Ausente `]' para cerrar el modo indizado directo. Ausente `]' para cerrar operando indirecto de registro. Ausentes argumentos para el código operacional <%s>. Ausente el terminador de sustitución forzada ':' Ausente el nombre de función para .PROC Ausente el nombre de función para .PROC (cadena de etiquetas corrupta) Ausente el nombre de etiqueta en .LABEL Ausente el nombre de macro Ausenten las llaves coincidentes : «%s» Ausente operando Ausente operando. Ausentea directiva .using o es equivocada Ausente el calificador de parámetro para «%s» en la macro «%s» Ausente el tipo de relación del predicado Ausente el segundo registro para el modo indizado indirecto. Ausenten el segundo registro o el desplazamiento para el modo indizado indirecto. Ausente el nombre seccional Ausente el tamaño del argumento Ausente nombre simbólico en la directiva Ausente el valor para el parámetro requerido «%s» de la macro «%s» No se admite la mezcla de direccionamiento normal y extendido Se mezcla la sintaxis del registro, con y sin '$'. Se encontró más un registro AR en la referencia indirecta Se encontró más de un desplazamiento en la referencia indirecta Más de un operador de reubicación por insn Opciones para Motorola 68HC11/68HC12/68HCS12:
-m68hc11 | -m68hc12 |
-m68hcs12 | -mm9s12x |
-mm9s12xg especifica el procesador [por defecto %s]
-mshort usa la ABI int de 16-bit (por defecto)
-mlong usa la ABI int de 32-bit
-mshort-double usa la ABI double de 32-bit
-mlong-double usa la ABI double de 64-bit (por defecto)
--force-long-branchs siempre convierte las ramificaciones relativas en
absolutas
-S,--short-branchs no convierte las ramificaciones relativas en
absolutas cuando el desplazamiento está fuera de límite
--strict-direct-mode no convierte el modo directo en modo extendido
cuando la instrucción no admite modo directo
--print-insn-syntax escribe la sintaxis de la instrucción en caso de
error
--print-opcodes escribe la lista de instrucciones con sintaxis
--generate-example genera un ejemplo de cada instrucción
(se utiliza para pruebas)
Encontradas directivas .cpu múltiples Apoya instrucciones múltiples Debe estar en un espacio antes de modificar o declarar subespacios.
Opciones de NS32K:
-m32032 | -m32532 selecciona la variante de la arquitectura NS32K
--disp-size-default=<1|2|4>
No se admiten NaNs en este objetivo
Nombre # Modos Min ops Max ops Masc. modos # Usado
Nan, se usa cero. Necesita Nº1 o Nº2 aquí Se esperaba un registro de precisión doble o cuádruple Neon Se esperaba un registro de precisión cuádruple Neon Se esperaba un registro de precisión simple o doble Neon Procedimientos anidados Ningún !literal!%ld fue encontrado Ningún !tlsgd!%ld fue encontrado Ningún !tlsldm!%ld fue encontrado No hay un punto de entrada 'bal' para el proceso hoja %s No hay .ENTRY para este .EXIT No se permite addend en la reubicación @fptr() No hay una coma tras .pdesc <nombraasiento> No se compiló el soporte para el formato de fichero objeto de %d bit Sin marco actual No se encontró una instrucción No hay instrucción o ausente el código operacional. No se encontró un lda !gpdisp!%ld Ningún ldah !gpdisp!%ld fue encontrado No hay operador No hay un operando de reubicación Ningún informe segmentario para sección actual No existe esa entrada en la lista. (registros cpu/mmu) No existe ese código operacional No hay un símbolo tras .code_address No hay un símbolo tras .linkage Operando etiquetado reubicado no válido Símbolo no absoluto: «%s». No se permiten símbolos que no sean constantes
No es una arquitectura coldfire definida No un tipo funcional No es una expresión simbólica No hay suficientes operandos No está en un espacio.
No está en un subespacio.
El número de elementos debe ser positivos Número demasiado grande Operando inmediato OPF fuera de límite (0-0x1ff) Se usan registros numerados impares como objetivo para una instrucción multi-registro Se descarta el desplazamiento en estructuras anidadas Desplazamiento fuera del límite de 16-bit para insn movw/movb: %ld Desplazamiento fuera del límite de 16-bit: %ld. Desplazamiento fuera del límite de 5-bit para insn movw/movb: %ld Desplazamiento fuera del límite de 5-bit para insn movw/movb: %ld. Desplazamiento fuera del rango de 5-bit para insn movw/movb: %ld Una de estas instrucciones no se puede ejecutar en paralelo. Sólo se admiten los desplazamientos constantes Sólo se admite el alojamiento de espacio constante ¡Sólo un pseudo-operador .compiler por fichero! ¡Sólo un pseudo-operador .copyright por fichero! ¡Sólo un pseudo-operador .version por fichero! Sólo se permite una comparación condicional Sólo se permite un desbordamiento condicional Solamente se reporta la primera ruta donde se encuentra el conflicto El código operacional %s no está disponible en este modo No reconocido el código operacional «%s». El código operacional «%s» con esos tipos de operando no está disponible en el modo %s El código operacional «%s» con esos tipos de operando no están disponibles en el modo H8/300 El código operacional «%s» con esos tipos de operando no está disponible en el modo H8/300H El código operacional «%s» con esos tipos de operando no está disponible en el modo H8/300S Código operacional(%d.%s): Operando «%s» está fuera de límite (utilice 1 ó 2) Operando %d de .%s debe ser una constante Operando %d de .%s debe ser un registro preservado Operandos %d de .%s debe ser un registro modificable Operando %u de «%s» debería ser %s Operando «%s» está fuera de límite (%d ≤ x ≤ %d) No reconoce operando `%x' en fixup16. No reconoce operando `%x' en fixup8. Operando tiene un desplazamiento impar (arg %d) Operando no es una constante. «%s» No coinciden los operandos Operando de .vframe contradice a .prologue Operando fuera del límite de 16-bit: `%ld'. Operando fuera del límite de 8-bit: `%ld'. Operando fuera de límite (arg %d) Operando fuera de límite para una ramificación relativa: `%ld' Operando fuera de límite, %s. Operando de .copy_state debe ser una constante Operando de .label_state debe ser una constante Operando de .save.f debe ser una constante positiva de 20-bits Operando de .spill debe ser una constante Operando de .vframesp debe ser una constante (desplazamiento relativo al sp) El valor de operando no está en los 64 KB superiores (arg %d) Ambos operandos de .save.gf no pueden ser cero al mismo tiempo El operador sólo se puede aplicar a símbolos. La opción -b es obsoleta, por favor utilice -mbig La opción -p es obsoleta, por favor utilice -mmemparm La opción -r es obsoleta, por favor utilice -mregparm La opción -s es obsoleta, por favor utilice -msmall No reconocida la opción «%s». Opciones:
-a[sub-opción...] activa listados
Sub-casillas [por defecto hls]:
c omite condicionales falsos
d omite directivas de depuración
g incluye informe general
h incluye código de alto nivel
l incluye ensamblador
m incluye expansiones de macros
n omite el procesamiento de formas
s incluye símbolos
=FICH lista a FICHero (debe ser la última subcasilla)
El manejo del desplazamiento .word fuera de límite no está implementado para .arch common_v10_v32 Desbordamiento en la expresión, se trunca a 16 bit Desbordamiento en la expresión, se trunca a 8 bit PC no admitido dentro del listado de registro PC como parte operativa es impredecible Ramificación relativa a PC a la etiqueta %s, la cual no está en el espacio de instrucción PC relativo reubicadado no asumido para tipo (interno) %d PC utilizado como argumento a RPT PC-relativo de acceso fuera de límite Acceso PC-relativo para direcciones mal alineada (%lx) Desplazamiento relativo al PC no alineado a 4-bytes Desplazamiento relativo al PC está fuera de límite Referencia relativa al PC para una sección diferente Reubicación relativa al PC se debe resolver trivialmente Desbordamiento del desplazamiento del código PIC (máx 16 bits con signo) Desbordamiento del desplazamiento del código PIC (máx 32 bits con signo) PIC como tamaño reubicado no coincide con el tamaño de operando Opciones de PJ:
-little genera código little endian
-big genera código big endian
Operando PTA es un símbolo SHcompact Operando PTB es un símbolo SHmedia El código operacional paralelo no puede contener más de dos instrucciones El parámetro nombrado «%s» no existe para la macro «%s» No se pueden modificar los parámetros de un subespacio existente Falló la decodificación. Rendimiento extensión Rendimiento extensión ¿Tal vez le ausente %%tpoff()? Instrucción en `pipeline': fsrc1 = fdest Por favor reporte este bicho.
Por favor utilice --help para ver el modo de empleo y casillas para este ensamblador.
Valor por defecto sin sentido para el parámetro requerido «%s» en la macro «%s» Uso sin sentido de p0 como el primer operando de .%s Uso sin sentido del primer operando en cero de .prologue El modo de post-decremento no es válido para 68HC11. El modo de post-incremento no es válido para 68HC11. Opciones de PowerPC:
-a32 genera ELF32/XCOFF32
-a64 genera ELF64/XCOFF64
-u se descarta
-mpwrx, -mpwr2 genera código para POWER/2 (RIOS2)
-mpwr genera código para POWER (RIOS1)
-m601 genera código para PowerPC 601
-mppc, -mppc32, -m603, -m604
genera código para PowerPC 603/604
-m403 genera código para PowerPC 403
-m405 genera código para PowerPC 405
-m440 genera código para PowerPC 440
-m464 genera código para PowerPC 464
-m476 genera código para PowerPC 476
-m7400, -m7410, -m7450, -m7455
genera código para PowerPC 7400/7410/7450/7455
-m750cl genera código para PowerPC 750cl
-m821, -m850, -m860 genera código para PowerPC 821/850/860
El modo de pre-incremento no es válido para 68HC11 Se esperaba un registro de predicado Se requieren el predicado fuente y destino Prefijo 'd.' inválido para la instrucción «%s» Fin de sufijo prematuro -- Se cambia por defecto a d .save previo está incompleto Las variantes de procesador son: Registro utilizado prohibido para registro reducido, %s. Pseudocódigo ya utilizado %s La pseudodirectiva .file es válida solamente cuando se genera ELF La pseudodirectiva .loc es válida solamente cuando se genera ELF Extensión QUICKRoT 64-bit no aplicable a esta instrucción Extensión QUICKRoT requiere 4 registros Se esperaba un predicado calificador El registro RA se guarda dos veces. Operando RC/SAE debe seguir inmediatamente operandos Operando RC/SAE debe preceder inmediatamente operandos RD RD, (RI,#offs5) RD,RS RI, #imm4 RISC-V con opciones:
-fpic generacódigo independente de posión
-fno-pic no genera código independiente de posición (predet.)
-march=ISA establece la arquitectura RISC-V
-mabi=ABI establece el ABI RISC-V
No se admite el radical «%s» o es inválido Rd y Rm deben ser diferentes en mla Rd y Rm deben ser diferentes en mul Redefiniendo el número de entrada para el proceso del sistema %s Redefiniendo el proceso hoja %s Operadores de sufijo `#' redundantes El registro no es válido para H8/300 El registro debe ser R0--R7 El registro debe ser Rn El registro debe ser un registro direccional El registro debe ser ivtp o tvtp El nombre de registro %s tiene conflictos con el símbolo del mismo nombre Se esperaba un nombre de registro El número de registro (R%ld) para el acceso de double word debe ser par. El número de registro debe ser PAR Número de registro fuera de límite 0..%u El símbolo de registro %s ya estaba definido. Se descarta la anotación del valor del registro Los registros no se pueden usar como un prefijo en la expresión indizada [%s] Los registros no se pueden usar en la expresión absoluta [%s] Los registros no se pueden usar en la expresión inmediata [%s] La relajación nunca debe ocurrir La relajación a grandes ramificaciones para .arch common_v10_v32 no está implementada El formato del fichero objeto no admite la reubicación %d Los valores reubicables requieren por lo menos almacenamiento WORD El formato del fichero objeto no admite la reubicación %d. La reubicación %s no es segura para %s La reubicación no cabe. (valor reubicado = 0x%lx) Comunica defectos a %s
Se utilizó la palabra reservada «%s» como un parámetro en la macro «%s» Rn no debe sobreescribir otros operandos El índice de registros rotantes debe ser una constante que no sea negativa Se esperaba un registro de co-procesador S+core se esperaba un registro S+core Se esperaba un registro especial S+core Opciones de SH:
--little genera código little endian
--big genera código big endian
--relax altera las instrucciones de salto para
desubicaciones long
--renesas desactiva la optimización con símbolos de
sección por compatibilidad con el ensamblador Renesas.
--small alinea las secciones a límites de 4 bytes, no 16
--dsp activa insns sh-dsp, y desactiva ISAs de coma flotante.
--isa=[any usa la isa más apropiada
| dsp igual que '-dsp'
| fp SHF_ALLOC no está establecido para sección GNU_MBIND: %s Código no admitido SHmedia en la misma sección como constantes y código SHcompact SIMD escalar de coma flotante registrada esperada No se admite SMC en esta arquitectura PS y PC no se permiten .unwind_movsp como directiva PS no admitido dentro de listado de registro Opciones SPARC:
Opciones de SPU:
--apuasm emula el comportamiento de apuasm
SRS al registro base debe ser r13 SSE como instrucción «%s» está utilizada No se admite SVC en esta arquitectura SVE predicado registrado esperado SVE como vector esperaba registro SYMBOL TABLE no está implementado S^# tal vez sea solamente para acceso de lectura S^# necesita una expresión Se usa el mismo registro fuente/destino (`r%d'), el resultado es indefinido Se usa el mismo registro fuente/destino (`r%d'), el resultado es indefinido Modo de direccionamiento escalado-indizado combinado con índice-escalado El segundo operando de .save contradice a .prologue El segundo operando de .%s no es una constante El segundo operando de .prologue debe ser un registro general El segundo operando de .prologue debe ser el primero de %d registros generales El segundo operando de .restore debe ser una constante >= 0 El segundo operando de .save no es un registro válido El segundo operando de .save.b debe ser un registro general El segundo operando de .save.b debe ser el primero de %d registros generales El segundo operando de .save.g debe ser un registro general El segundo operando de .save.g debe ser el primero de %d registros generales El segundo operando de .save.gf debe ser una constante de 20-bits que no sea negativa El segundo operando de .unwabi debe ser una constante No se admite el cambio seccional en código. Error semántico. Este tipo de operando no se puede reubicar, debe ser una constante en el momento de ensamblado Valor de desplazamiento > 32. se utiliza <value %% 32> Desbordamiento de la literal short (%ld.), se asume el modo inmediato. El valor inmediato con signo %ld es demasiado grande El tamaño del marco excede el máximo de 96 registros El tamaño de los registros rotantes excede el tamaño del marco Algo se olvidó de limpiar
Los registros fuente y destino no deben ser iguales Registros origen deben estar en la misma unidad `,' sobrante o modo de direccionamiento de registro indirecto equivocado. Operandos espurios; (%d operandos/instrucción máximo) Un `#' solo es ilegal Cadena extendida Los símbolos de sustitución deben empezar con una letra No reconocido el subtipo %d. Sunplus-v2-0-0-20060510
No se compiló el soporte para aritmética de 64-bit. Se admiten los siguentes valores de ARQ: Se intercambia el orden de la instrucción Se utilizó el símbolo %s como operando inmediato en modo PIC. No se puede crear el símbolo «%s». El símbolo «%s» no puede ser débil y común al mismo tiempo Se esperaba un símbolo Ausente símbolo
Ausente el símbolo para .set/.equ Se utiliza un símbolo como inmediato para instrucción mbar Se utiliza un símbolo como inmediato para la instrucción desplazamiento Se utiliza un símbolo como valor inmediato para instrucciones msrset/msrclr Sintaxis en el modo escalado-indizado, utilice [Rn:m] donde n=[0..7] m={b,w,d,q} TLS reubicado contra una constante TLS reubicado no permitido dentro del haz FLIX TLS para tamaño de la reubicación no coincide con el tamaño de operando TLS_*_S9 como reubicaciones no son aún admitidas Opciones TMS320C6000:
TOC como sección excede 64k TOKEN TRACE no está implementado La etiqueta debe venir antes del predicado calificador. Se esperaba un nombre de etiqueta Aún no se admiten etiquetas en los pseudo-operadores de desenredo El procesador objetivo no admite esta instrucción. No se admite el pseudo-operador ".%s"
Operando %s no coincide El pseudo-op .BTEQU no está implementado. No se admite el pseudo-operador .DEFINE No se admite el pseudo-operador .ENTER No se admite el pseudo-operador .LEAVE No se admite el pseudo-operador .MACRO Se usa el formato de fichero de 64 bit sin instrucciones esame. La directiva `.abi %s' no es válida para esta arquitectura La directiva `.mode %s' no es válida para esta arquitectura La opción "--no-allow-flix" prohibe flix en ranuras múltiples. El id de captura debe ser una constante. Esta arquitectura no admite la instrucción atomic Esta arquitectura no admite mmu Este ensamblador no admite la generación de procesador %ld Este ensamblador fue configurado para un objetivo de «%s» y por omisión,
tipo «%s» de cpu.
Este ensamblador se configuró para un objetivo «%s».
Este acceso a registro del coprocesador es obsoleto en ARMv8 Este inmediato requiere alineamiento 0 MOD 16 Este inmediato requiere alineamiento 0 MOD 2 Este inmediato requiere alineamiento 0 MOD 4 Este inmediato requiere alineamiento 0 MOD 8 Esta instrucción puede ser impredecible si se ejecuta en núcleos M-profile con interrupciones activadas. Esta es la ubicación del uso conflictivo Este operando debe ser una constante al momento de ensamblar Este operador sólo produce valores de dos bytes. Este programa es software libre; se puede redistribuir bajo los términos de
la Licencia Pública General de GNU versión 3 o posterior.
Este programa no tiene ninguna garantía.
Thumb no admite NOP con pistas Thumb no admite la ejecución condicional Thumb no admite el indizado negativo de registro Thumb no admite el indizado de registro con retroescritura Thumb no admite el post-indizado de registro Thumb no admite la forma con 2 argumentos de esta instrucción Thumb no admite este modo de direccionamiento Thumb como codificación no admite un inmediato aquí Thumb como codificación no admite rotación Thumb carga/almacenaje múltiples no compatible {reglist}^ Thumb sólo admite LSL en el indizado desplazado de registro MUL de Thumb-2 no debe establecer casillas Thumb-2 como instrucción sólo válida en sintaxis unificada Thumb2 ramificado fuera de límite Ausenten operandos para «%s». Demasiados argumentos. «%s» Demasiadas instrucciones para la agrupación. Demasiados operandos Se pasan demasiados operandos a la instrucción Se analizaron demasiados operandos Demasiados operandos: %s Demasiados registros aparecidos El id de captura `%ld' está fuera de límite. El id de captura debe estar dentro de [0x30..0x39] o [0x40..0xff] Tratando '%-*s' como un símbolo. Intentó establecer .set al modo no reconocido «%s» Se trató de convertir una ramificación relativa a PC a un salto absoluto Tratando hacer 'bal' a %s Dos instrucciones IU no se pueden ejecutar en paralelo Dos instrucciones MU no se pueden ejecutar en paralelo Dos instrucciones en el mismo haz ambos escriben al registro %s, lo no está permitido. Incapaz de asignar memoria para las instrucciones nuevas
No se puede determinar el procesador objetivo por defecto de la cadena: %s Incapaz encontrar %s reubicacion para instrucción %s No se pueden mezclar las instrucciones como se especificó Imposible interpretar base TLS: %s Incapaz de procesar reubicación para código operacional pulgar: %lx Incapaz producir reubicación contra símbolo «%s» Incapaz de emplear reubicación @pcl para insn %s Incapaz de utilizar @plt para reubicación para insn %s Operando no alineado. Requiere ser alineado a 16-bit Operando no alineado. Requiere ser alineado a 32bit Se descarta el operador unario %c porque hay un operando equivocado a continuación Paréntesis sin balancear en operando %s. Paréntesis sin balancear en operando %d Argumento indefinido .EXPORT/.IMPORT (descartado): %s Constante absoluta sin definir: «%s». Registro indefinido: «%s». Espacio indefinido: «%s» Se asume que el número de espacio = 0. Símbolo sustitucional sin definir «%s» Conversión de ramificación inesperada con `%x' Carácter inesperado '%c' antes de operando %d para %s. Referencia inesperada a un símbolo en una sección que no es de código ¡Valor de devolución inesperado [%d] de parse_toc_entry!
Dependencia %s sin manipular para %s (%s), nota %d Tipo reubicado no manipulado Registro no implementado «%s» especificado Desconoce operando .syntax Desconoce identificador de CPU «%s» Instrucción TMS320C30 desconocida: %s Desconoce cpu -mcpu=%s Excepción desconocida: «%s» Desconoce extensión Desconoce modo de direccionamiento indirecto %s Instrucción desconocida «%s» Desconoce código operacional `%.*s'. Código operativo desconocido «%s» Desconoce código operacional «%s». Código operacional desconocido: «%s» Operador desconocido Registro de procesador desconocido (32 bit) : '%d' Registro de procesador desconocido: '%d' Opción ‘psr’ desconocida «%s» Registros modo relativo par - indizado desconocido: '%d' Par de registro desconocido: '%d' Registro desconocido: '%d' Reubicación desconocida en md_apply_fix: %s Se encontró una reubicación desconocida en md_apply_fix. Operando de reubicación desconocido: !%s Operando de reubicación desconocido: @%s Tipo de segmento desconocido Tamaño desconocido de registros de coma flotante Pseudo registro temporal desconocido Tipo desconocido Tipo de desconocido %c
Tipo direccional literal desconocida/incompatible Reubicación high sin coincidencia Reubicación high/shigh sin coincidencia No reconocida la opción: -hidden No reconocido el argumento de .LEVEL
No reconoció directiva .option: %s
No reconocido argumento .type No reconocido el código de condición «%s» No reconocido el especificador de dependencia %d
No reconocido el tipo de campo '%c' No reconocida la compostura (0x%08lx) No reconocido el formato direccional indirecta «%s» No reconocida la instrucción «%s» No reconocido el formato de código operacional: «%s» No reconocido el código operacional: %s. No reconocido el código operacional: «%s» No reconocida la lista de operandos «%s» para la instrucción «%s» Operando no reconocido %s. No reconocida la opción '-x%s' No reconoce opción seguida de -K No reconoce o no admite constante de coma flotante No reconocida la instrucción paralela «%s» No reconocida la instrucción paralela «%s» No reconocida la combinación de instrucciones paralelas "%s || %s" No reconocido el tipo de relación de predicado No reconocida sección «%s» No reconocido el bit estatal «%s» No reconocida la marca de struct/union «%s» No reconocida la función simbólica de sustitución Versión no reconocida «%s» El valor inmediato sin signo %ld es demasiado grande No admitido número de reubicación RISC-V %d No admitió emisión: «%s» No se admite el tamaño de compostura %d No se admite la extensión de conjunto de instrucciones: %s Operación no soportado en reubicación No se admite la generación de procesador %d No se admite el tamaño de reubicación %d No se admite el uso de %s No se admite el uso de .gpword No se admite el uso de sp Cadena sin terminar tras una expresión absoluta La directiva de desenredo no está seguida por una instrucción. Modo de empleo: %s [opción...] [ficheroasm...]
El uso de .def/.ref es obsoleto. Utilice en su lugar .global El uso de PC aquí es IMPREDECIBLE El uso de PC aquí es obsoleto El uso de p0 no es válido en este contexto Utilización de r%u como registro origen es obsoleto cuando r%u es el registro destino. Use la directiva .mmregs para utilizar nombres de registro mapeados en memoria tales como «%s» Se utilizó $at sin ".set noat" Instrucción FPU utilizada requiere activación de extensión FPU Se usaron más registros rotantes que los 48 disponibles Se usaron más registros rotantes que los 96 disponibles Se usaron más registros rotantes que los %d declarados Utilizando ENTRY en lugar de CODE en la directiva export para %s Utilizando una constante como el segundo operando de .prologue es obsoleto Utilizando estilo antiguo, %%hi(expr), por favor modifique al estilo PPC, expr@h. Utilizando estilo antiguo, %%lo(expr), por favor modifique al estilo PPC, expr@l. Utilizando registero (r1) temp Se usa register(r1) temporal Opciones de VAX:
-d LONGITUD se descarta
-J se descarta
-S se descarta
-t FILE se descarta
-T se descarta
-V se descarta
VFP como registros deben ser adyacentes Se esperaba un registro de precisión simple o doble VFP Se esperaba un registro de precisión simple VFP Se esperaba un registro de precisión simple o doble VFP, o cuádruple Neon VFP como registro esperado Se esperaba un registro de precisión doble VFP/Neon Error VIP_BEGIN:%s Violación de restricción de empaquetado VLIW Se utilizó empaquetado VLIW para -mno-pack Opciones VMS:
-+ codifica (no trunca) nombres más largos que 64 caracteres
-H muestra el símbolo nuevo tras truncado por dispersión
-replace/-noreplace activa o desactiva la optimización de llamadas a procedimiento
Opciones de VMS:
-+ dispersa los nombres de codificación más largos que 31 caracteres
-1 manejo de `const' handling compatible con gcc 1.x
-H muestra el símbolo nuevo tras truncado de dispersión
-h NUM no dispersa nombres con mayúsculas y minúsculas mezcladas, y ajusta:
0 = mayúsculas, 2 = minúsculas, 3 = preservar mayúsculas/minúsculas
-v"VERSION" el código a ensamblar fue producido por el compilador "VERSION"
El valor %d no cabe en el campo de %d bit con signo El valor %d no cabe en el campo de %d bit sin signo Valor %ld no alineado por 2 para ramificación de 10-bit PC-relativa. Valor %ld no alineado por 2 para ramificación de 9-bit PC-relativa. Valor %ld demasiado largo para ramificación PC-relativa de 10-bit. Valora %ld demasiado grande para la ramificación de 8-bit relativa al PC. Valor %ld demasiado largo para ramificación PC-relativa de 9-bit. Valorar para ENTRY_FR debe estar en el límite 12..21
Valorar para ENTRY_GR debe estar en el límite 3..18
Valorar para ENTRY_SR debe ser 3
El valor para parámetro «%s» de macro «%s» fue ya especificado El valor no está en el límite de 16 bit: %ld El valor no está en el límite de 16 bit con signo: %ld El valor no está en el límite de 4 bit sin signo: %ld El valor no está en el límite de 5 bit sin signo: %ld El valor no está en el límite de 6 bit: %ld El valor no está en el límite de 6 bit sin signo: %ld El valor no está en el límite de 8 bit: %ld El valor no está en el límite de 8 bit con signo: %ld Valor fuera del límite de 16-bit. Valor externo de 3-bit de límite. Valor fuera de límite de 4-bit. Valor externo de 5-bit de límite. Valor truncado a 62 bits Se accede a la variable usando un ancla de sólo lectura de datos small, pero no está en la sección de sólo lectura de datos small Se accede a la variable usando un ancla de lectura escritura de datos smaill, pero no está en la sección de lectura escritura de datos small Instrucción muy corta para la opción, p.e. no lo puede hacer en un NULLstr Memoria agotada Aviso: Aviso: condicional fuera de un bloque IT para Thumb. Aviso: registro duplicado (r%d) en la lista de registros Aviso: error interno: se olvida definir endndx de %s Aviso: el límite de registros no está en orden ascendente No se permiten las escrituras al registro «%s». Desplazamiento equivocado %d Número equivocado de operandos de entrada Número equivocado de operandos Número equivocado de operandos de salida Número equivocado de operandos por defecto, revise ns32k-opcodes.h Registro equivocado en la lista de registros de coma flotante Registro equivocado en el modo indirecto de registro. Tamaño de registro puntero equivocado para la arquitectura. XScale como registro acumulado esperado Xtensa como opción absoluta literal no se admite; se descarta las etiquetas [0-9]H no se mezclan con pseudo-puntos las etiquetas [0-9]H no pueden aparecer solas en una línea índice [PC] prohibido []índice igual que ()+registro: impredecible []índice igual que -()registro: impredecible [no-]generics es obsoleto; utilice en su lugar [no-]transform [no-]relax es obsoleto; utilice en su lugar [no-]transform el símbolo [tocv] no es un símbolo de tabla de contenido `%s %d' tras `%s %d' desde %s:%u «%s %d» pero no recorta abierto aún `%s%s' no se puede ser empleado para máscara de escritura no se permite `%s%s' con `%s%c' «%s» Combinación de registros-cuenta ilegal. «%s» Uso inválido de registro. «%s» Uso inválido de registros. «%s» y «%s» no pueden estar indefinidos en «%s» - «%s» «%s» no puede ser igualdad al símbolo común «%s» «%s» no puede ser indefinido en «%s» - «%s» {%s sección} «%s» no puede ser indefinido en «%s» {%s sección} - «%s» «%s» no puede ser versionado al símbolo común «%s» «%s» no puede ir en %s de la plantilla %s «%s» no puede ser predicado `%s' no puede ser empleado aquí «%s» no puede ser utilizado con «%s» «%s» no cabe en la plantilla %s «%s» no cabe en el grupo «%s» no apoyado con herencia NaN «%s» tiene un resultado indefinido el símbolo «%s» ya es el alias de %s «%s» «%s» es obsoleta, emplee «%s» «%s» no es una expresión %s válida «%s» no es un calificador de parámetro válido para «%s» en la macro «%s» «%s» no se admite en modo de 64-bit «%s» no se admite en `%s%s' «%s» no se admite en «%s» «%s» no es válido aquí (se esperaba `%c%s%s%c') «%s» sólo se admite en modo de 64-bit «%s» debe ser el último en el grupo «%s» debe ser el último en el grupo de instrucciones «%s» operando %d debe utilizar `%ses' como segmento «%s» debe ser un operando para este .endp símbolo «%s» sin una función precedente «%s» ya está definida Ya se usó «%s» como nombre de parámetro (o nombre local) «%s» no se definió dentro del procedimiento «%s» no se especificó con el .proc previo número serial `&' operador no está admitido `)' requerido `,' requerido `.abi 32' pero las opciones de la línea de mandatos no especifica la ABI de 32-bit `.abi 64' pero las opciones de la línea de mandatos no especifica la ABI de 64-bit `af' debe aparecer solo utilizó`fp=32' con un ABI de 64-bit utilizó `fp=32' con un MIPS R6 cpu utilizó `fp=64' con un ABI de 32-bit utilizó `fp=64' con un fpu de 32-bit `fp=xx' no puede ser utilizado con `singlefloat' se utilizó `gp=32' con un ABI de 64-bit se utilizó `gp=64' con un ABI de 32-bit se utilizó `gp=64' con un procesador de 32-bit `nooddspreg` no puede ser empleado con un ABI de 64-bit se debe establecer `noreorder' antes de `nomacro' un NOP quizá está requerido antes del EINT un número grande con subrayados no puede tener más de 8 dígitos hexadecimales en cualquier palabra un número grande con subrayados debe tener exactamente 4 words un registro de destino debe ser proporcionado un %s diferente fue ya especificado, ahora es %s un registro no tiene dirección una reubicación en este operando implica un desbordamiento no se admiten las secciones absolutas acumulador no un destino válido se usó addend con $DSBT_INDEX el desplazamiento direccional se debe alinear con half word el desplazamiento direccional se debe alinear con word la dirección prohibe # la dirección prohibe () la dirección prohibe ()+ la dirección prohibe -() la dirección prohibe @ la dirección prohibe [] la dirección prohibe un especificador de longitud de desubicación la dirección prohibe un registro dirección demasiado alta para distribuciones vectoriales jmp/jsr unidades direccionales debe ser uno de %s no se admite el modo de direccionamiento alias = %s
alineamiento valorada no reconocida, empleando tamaño la alineamiento no es un número positivo la alineamiento no es una potencia de 2 el alineamiento debe ser constante alineación negativa, 0 asimido alineamiento negativo; asumido 0 la alineamiento no es una potencia de 2 rellenando alineamiento (%lu byte) no un múltiplo de %ld rellenando alineamiento (%lu bytes) no un múltiplo de %ld alineación demasiado grande, %d asumido alineamiento es muy grande: %u asumido alineamiento demasiado grande; se asume %d alineamiento demasiado grande; se asume %d alineamiento demasiado grande; se asume %ld no se admiten las alineaciones más grandes que %d bytes en las secciones .text. las instrucciones ya están ensambladas combinación de casillas ambigua - se descarta la directiva '.profiler'. tamaño de operando de memoria ambigua para `%s` tamaño de operando ambiguo para «%s» no se permite la extensión de arquitectura «%s» para la arquitectura base actual extensiones de arquitectura deben ser especificadas en orden alfabético arquitectura «%s» no reconocida la arquitectura saltó de «%s» a «%s» en «%s» las características de la arquitectura están activadas y desactivadas al mismo tiempo la arquitectura del código operacional tiene conflictos con alguno de una(s) instrucción(es) anterior(es) arquitectura variante no válida ensambla código Thumb ensamblar para big-endian ensamblar para little-endian ensambla 0x%08x, esperado %s no se estableció el estado de ensamblado para el primer fragmento en la sección %s asumiendo %s en símbolo se asume que todos los miembros del grupo «%s» son COMDAT sólo se permiten hasta %d operandos de desubicación sólo se permiten cuando mucho %d operandos inmediatos adjuntando encabezado de copyright %s: %s al adjuntar el encabezado de versión %s: %s ¿se intentó hacer .org/.space hacia atrás? (%ld) ¿se intentó hacer .space/.bes hacia atrás? (%ld) trata añadir un símbolo indirecto (indirect_symbol) a un reguardo o sección referenciado con un elemento de tamaño cero en %s intentó asignar datos en la sección absoluta se intentó asignar datos en la sección común se intentó ramificar en un segmento diferente trata rellenar sección absoluta con valor distinto de cero trata rellenar sección «%s» con valor distinto de cero se intentó obtener el valor del símbolo sin resolver «%s» se intentó mover .org hacia atrás se intentó redefinir el símbolo «%s» trata recrear una entrada relajada se intentó redefinir «%s» con una longitud diferente intenta redefinir pseudo-operador «%s» descartado se intenta redefinir el símbolo se intentó redefinir el alias con tipo trata almacenar flotante en sección absoluta trata almacenar un valor en la sección flotante «%s» trata almacenar cadena no vacía dentro de sección «%s» trata almacenar un valor distinto de cero en la sección «%s» se intentó almacenar un valor en la sección absoluta se intentó usar una instrucción ARM en un procesador que sólo es Thumb -- «%s» referencia hacia atrás a la etiqueta desconocida "%d:" segmento .common %s equivocado directiva .fmask equivocada directiva .frame equivocada formato de .longcall equivocado directiva .mask equivocada directiva .mask/.fmask equivocada directiva .nan equivocada formato de .relax equivocado segmento .reserve equivocado -- se esperaba el segmento BSS directiva .section equivocada: se quiere en la cadena a,e,v,w,x,M,S,G,T directiva .section equivocada: se quiere a,l,w,x,M,S,G,T en la cadena directiva .section equivocada: se quiere a,o,s,w,x,M,S,G,T en la cadena directiva .section equivocada: se quiere a,s,w,x,M,S,G,T en la cadena directiva .section equivocada: se quiere a,v,w,x,M,S en la cadena directiva .section equivocada: se quiere a,w,x,M,S,G,T en la cadena formato de .uses equivocado directiva .weakext equivocada información de depuración COFF equivocada equivocación de especificador 'C%c' de campo RVC
alineamiento equivocada alineamiento equivocada de %d bytes en el conjunto de literales argumento equivocado para `%s_check' de directiva. argumento equivocado para la directiva syntax. argumentos equivocados para la instrucción registro base equivocado: debe ser r0 se especificó una máscara de bit equivocada tras APSR llamada equivocada a MD_ATOF() llamada equivocada a md_atof operando de salida pmuls mal combinado id de coprocesador equivocado defsym equivocado; el formato es --defsym nombre=valor tipo elemental equivocado para instrucción carácter escapado equivocadamente en la cadena expresión equivocada sintaxis de expresión equivocada literal de coma flotante equivocada: %s constante de coma flotante equivocada: desbordamiento del exponente constante de coma flotante equivocada: código de error desconocido=%d formato equivocado para ifc ó ifnc formato equivocado de OPT NEST=profundidad fragmento equivocado en %p: fix %ld dir %ld %ld
unidad funcional equivocada para operando %u de '%.*s' valor inmediato equivocado para el desplazamiento de 8-bit (%ld) valor inmediato equivocado para el desplazamiento (%ld) instrucción equivocada «%s» formato de instrucción equivocado equivocación de instrucción sintáctica longitud de lista equivocada longitud de lista equivocada para la búsqueda de tabla tipo de lista equivocado para la instrucción tamaño de literal equivocado
operando de memoria equivocado «%s» número equivocado de operandos para '%.*s' desplazamiento equivocado 0x%08lX (debe ser un número de 8-bit de words) desplazamiento equivocado 0x%08lX (debe ser alineado a word) desplazamiento equivocado 0x%08lX (sólo hay 12 bits disponibles para esta magnitud) desplazamiento equivocado 0x%08lX (sólo hay 8 bits disponibles para esta magnitud) código operacional u operandos equivocados operando %u equivocado de '%.*s' combinación de operandos equivocada para '%.*s' expresión absoluta equivocada o irreducible expresión absoluta equivocada o irreducible; se asume cero número de co-procesador equivocado o ausentente tipo reubicado equivocada o sin manipular: 0x%02x número de rutina personality equivocado equivocación de predicado «%s» límite equivocado en la lista de registros expresión de registro no válida registro equivocado para mrs registro equivocado para operando %u de '%.*s' registro equivocado para el post-índice registro equivocado en [] lista de registros equivocada lista de registros equivocada: %s nombre de registro equivocado «%s» nombre de registro equivocado: %s número de registro equivocado: %s registro o pareja de registros equivocados para operando %u de '%.*s' pareja de registros equivocada para operando %u de '%.*s' límite de registro equivocado estado de relajación equivocado expresión de reubicación equivocada expresión de reubicación equivocada para «%s» tipo de compostura de reubicación inválido (%d) segmento equivocado tamaño equivocado %d en el especificador de tipo tamaño equivocado %d en el especificador de anchura vectorial registro de inicio equivocado: r0 y r15 inválidos constante de cadena equivocada sufijo simbólico equivocado tipo equivocado para el registro tipo equivocado para el escalar equivocación de tipo en instrucción Neon valor (%s) equivocado para %s tipo alineamiento vectorial equivocado especificador psr equivocado/ausentente directiva .dim mal formada se descarta la directiva .dim formada equivocadamente directiva .size mal formada se descarta la directiva .weak formada equivocadamente expresión equivocadamente formada cercana a %s base y destino deben ser desde la misma unidad se esperaba un registro base se especificó el registro base pero es cero registro base escrito atrás, y cubre uno de registros transferenciales registro base se escribió hacia atrás, y sobrescribe el segundo registro transferencial unidad base debe ser o A0 o A1 unidad base debe ser una de %s objetivo-bfd = %s
bfd_set_section_flags: %s no se admite el modo big endian bignum inválido bignum inválido; se asume cero número grande truncado a %d bytes número grande truncado a %d byte el campo de bits se extiende más allá del final del registro blx a «%s» cambió una función estatal ISA de ARM a bl blx a la función Thumb «%s» cambió del estado ISA Thumb a bl ambas insns para !gpdisp!%ld deben estar en la misma sección ¡Registro br_gr antes del registro de región! ¡Registro br_mem antes del registro de región! bra o bsr con símbolo indefinido. rama %s siempre es verdadero ramificación de límite direccional desborda (0x%lx) branch debe ser la última instrucción en el bloque IT ramificación de desplazamiento%d fuera de rango ramificación de desplazamiento%d fuera de límite %d a %d ramificación desplazada fuera de límite
operando de ramificación tiene un desplazamiento impar (%lx)
ramificación fuera de límite predicción de ramificación no válida en este código operacional relajación de ramificación fallada
relajación de ramificación no está admitida en «%s» la frecuencia de ramificación de objetivo debe ser mayor a 0 ramificación destino no alineado con palabra ramificación a un símbolo dentro de otro modo ISA ramificación a una dirección mal alineada (0x%lx) la ramificación o salto al final de un ciclo puede activar errores de hardware break externo al bucle estructurado emisión es necesaria para operando de tal tipo emisión no en operando de memoria origen ensamblador descompuesto, no trata ensamblarlo conteo byte constante %ld está fuera del rango [1..%d] desplazamiento byte fuera de límite byte o media palabra no válido para registro base llama dirección destino 0x%08x fuera del límite 0x%08x a 0x%08x se llama a md_convert_frag
llamada a md_convert_frag
se llama a md_estimate_size_before_relax
llamada a md_estimate_size_before_relax
llamada a tc_aout_fix_to_chars
no se puede hacer la reubicación relativa a pc de %d bytes no se puede hacer la reubicación de %d bytes no se puede resolver la expresión solamente se pueden cargar dos registros consecutivos solamente se pueden almacenar dos registros consecutivos solamente se pueden transferir dos registros consecutivos no se puede []indizar un registro, porque no tiene dirección no se puede modificar el índice para operando no se puede cerrar %s: %s no se puede cerrar «%s» no se puede crear %s: %s no se puede crear un grupo: %s no puede crear reubicación no se puede crear la sección %s no se puede codificar el registro '%s%s' en una instrucción que requiere el prefijo REX. no se pueden extender el fragmento no puede extender %lu carácter fragmentado no puede extender %lu caracteres fragmentados no se puede rellenar %ld byte en sección %s de %s: '%s' no se puede rellenar %ld bytes en sección %s de %s: '%s' no se puede encontrar la compostura señalada por .uses no se puede encontrar el código operacional no se puede encontrar el código operacional no se puede encontrar el código operacional previo no se puede manipular la expresión no se puede manipular la generación de literales/etiquetas aún no se puede manipular un segmento no absoluto en «%s» no se puede manipular un OP TYPE sin definir no puede dispersar %s: %s no se puede tener una reubicación para ipush no se puede hacer global el símbolo de registro «%s» no se pueden mezclar argumentos posicionales y palabras clave no se puede entremezclar reubicación modificado con desplazamiento explícito no se puede abrir %s para lectura: %s no se puede abrir %s: %s no se puede abrir «%s» para escritura no se puede abrir un bfd en la salida estándar %s no se puede abrir el fichero de biblioteca de macro «%s» para lectura: %s no se puede predecrementar no se puede leer de %s: %s no se puede redefinir el índice de un alias escalar no se redefinir el tipo de un alias de registro no se puede redefinir el tipo para operando no puede representar tipo %s reubicable no se puede resolver «%s» {sección %s} - «%s» {sección %s} no se puede resolver el valor para el símbolo «%s» no se pueden establecer las casillas para la sección %s no se puede iniciar la escritura de la sección .mdebug: %s no se puede utilizar el formato COBR con una etiqueta externa no se puede usar un registro Neon cuádruple aquí no se puede usar R0 aquí no se puede usar la alineamiento con esta instrucción no se puede usar la parte alta del registro en operando %d no se puede utilizar el registro '%s%s' como operando %d en «%s». no se puede escribir %ld byte a sección %s de %s: «%s» no se puede escribir %ld bytes a sección %s de %s: «%s» no se puede ensamblar instrucción DSP, opción DSP no establecida: %s no puede ensamblar la instrucción FPS, opción FPS no definida: %s no se puede ensamblar en un fragmento literal no se puede predecrementar y postincrementar no se puede ramificar a una dirección impar no se puede combinar index con option no se puede combinar pre y post-indizado no se puede convertir el símbolo de expresión %s a una reubicación compleja no puede crear datos reubicantes de 64-bit no se puede crear el número de coma flotante no se puede decodificar el formato de instrucción no se puede definir el símbolo «%s» en la sección absoluta no se puede determinar el tamaño de la instrucción Thumb. Use en su lugar .inst.n/.inst.w no se puede hacer la reubicación %s de %u bytes no se puede hacer la reubicación relativa a pc de %u bytes no puede hacer reubicación %u-bytes no se puede emitir la reubicación %s relativa al PC%s%s no se puede emitir la reubicación %s contra el símbolo subsy %s no se puede codificar el código operacional «%s» no se puede codificar el código operacional «%s» en el formato dado «%s» no puede encontrar lanzador útil incapaz de generar el tipo reubicado para el símbolo %s, código %s no se puede honrar el sufijo de anchura -- «%s» no se puede hacer un salto relativo a una ubicación absoluta no se puede enmascarar la instrucción sin una unidad funcional no se puede invalidar tipo de sección rellenado a cero para `%s,%s' no se pueden empaquetar %s y %s juntos no se pueden empaquetar %s y %s juntos con una insn de 16-bit no se puede empaquetar %s en la ranura P1 no se puede empaquetar %s con una insn de 16-bit no puede representar reubicación %s en fichero objeto no se puede representar la reubicación %s en este formato de fichero objeto no se puede representar la reubicación %s en este fichero objeto format1 no se puede representar la reubicación «%s» en el fichero objeto no se puede representar el tipo reubicado %s no se puede representar el tipo reubicado %s en modo x32 no se puede resolver el parámetro @slotcount no se puede establecer literal_prefix dentro de un fragmento literal no puede utilizar `%s' dentro de esta sección no se puede utilizar una dirección indirecta con el PC no se puede utilizar registro %s parcial para direccionamiento no se puede usar post-indizado con el direccionamiento relativo al PC no se puede usar post-indizado con esta instrucción no se puede usar el índice de registro con direccionamiento relativo al PC no se puede utilizar registro indizado con esta instrucción no se puede usar retroescritura con el direccionamiento relativo al PC no se puede usar retroescritura con esta instrucción canónico = %s
la constante de carácter es demasiado grande el carácter a continuación del nombre no es '#' cmpu no admite el código de condición %s desplazamiento de coprocesador fuera de límite se esperaba un registro de co-procesador el código es conforme a ATPCS el código utiliza un contador de programa de 26-bit el código utiliza un contador de programa de 32-bit coma esperaba entre operandos se esperaba una coma ausentea coma en .xstabs la alineamiento común no es una potencia de 2 comparaciones deben ser con registros o #0 código %s condicional con valor (%d) es demasiado grande código de condición inválido para jr código condicional registrado debería ser 0 o 4 para %s, era %d código condicional registrado debería ser par para %s, era %d la condición no está seguida por una insn condicionalizable se requiere una condición la condición sa no se puede usar aquí la ramificación condicional o operando de insn jal se refiere a R%ld de la insn aritmética o lógica previa. ramificación condicional fuera de límite destino condicional ramificado no alineado con palabra los infijos condicionales son obsoletos en la sintaxis unificada la instrucción condicional no puede utilizar marca B la instrucción condicional no puede utilizar marca G instrucción condicional no puede utilizar marca R extensión ISA en conflicto de atributos. expresiones de reubicación confusas confusión en los parámetros formales constante no cabe en 4 bits se esperaba una expresión constante se esperaba una expresión constante o una lista de registros se requiere una expresión constante requerida expresión constante. encontrado generador de registro destino constante en %s generador constante de registro destino encontrado en %s desplazamiento constante requerido constante fuera del límite de 8-bit: %d cantidad de desplazamiento constante requerida la constante es demasiado grande para caber en la instrucción se requiere un valor constante el registro de control «%s» no se admite en esta arquitectura se esperaba un registro de control, pero se vio '%.6s' convert_frag
las longitudes de las insns core y copro deben ser en total 32 bit. las longitudes de las insns core y copro deben ser en total 64 bit. registro %s core con valor (%d) es demasiado grande no se puede ensamblar: %s no se puede construir la transición para %s => %s no se puede decodificar INSN_PATTERN «%s» no se puede decodificar INSN_REPL «%s» no pudo interpretar definición de plantilla no se pueden establecer la arquitectura y la máquina no se puede omiter a %ld en el fichero «%s» no se pueden actualizar la arquitectura y la máquina no se puede escribir la sección .mdebug: %s no se puede encontrar un formato de instrucción válido no pudo encontrar reubicación a usar cpu «%s» no reconocida tipo-cpu = %s
cr%ld es un registro de control reservado se utilizó una reubicación ctoff() en una instrucción que no la admite registros d0/d1 ubicación de MULS/MULU peligrosa; déles una alineamiento superior `__gcc_isr colgado %d' colgado `__gcc_isr' dependencia de datos: %s %s -- %s %s (%d/%d burbujea) datos en sección ejecutable elemento de datos con una alineamiento más grande que la ubicación registro de transferencia de datos no puede ser mitad de palabra dest y source1 deben ser el mismo registro dest debe sobreescribir un registro fuente destino el destino para add/substract sólo puede ser R2 o R3 el destino para multiply sólo puede ser R0 o R1 operando de destino debe ser un registro de 16 bit operando de destino debe ser una dirección absoluta de 16bit operando de destino debe ser un registro de 8 bit el registro de destino es el mismo para insns paralelas el registro de destino se modificó por la dirección de desplazamiento-post-modificada registro destino debe ser palabra completa destino debe ser registro r1 registro destino es el mismo que la base de retroescritura registro destino deberían ser numerados pares unidad destino debe ser RD se detectó el uso de un registro global que no está cubierto por el pseudo-operador .register sólo se admite la diferencia de dos símbolos con .long .short o .byte la directiva %s no se puede negar se encontró una directiva .big cuando se requirió una opción -big se encontró una directiva .little cuando se requirió una opción -little no se admite una directiva LOC desde dentro de una pareja BSPEC/ESPEC la directiva LOCAL debe estar colocada en el código o en los datos las directivas no son válidas dentro de una agrupación discriminador menor que cero desubicación demasiado grande el desplazamiento debe ser un número de 8-bit sin signo la desubicación desborda el campo de 12-bit la desubicación desborda el campo de 8-bit desplazamiento para símbolo %s definido sobredesborda el campo de 12-bit la desubicación del símbolo definido %s desborda el campo de 8-bits la desubicación del símbolo indefinido %s desborda el campo de 12-bit desplazamiento a símbolo %s indefinido sobredesborda campo de 8-bit desubicación muy grande (%d) desubicación demasiado grande para esta arquitectura; necesita 68020 o superior div / mul son instrucciones reservadas división entre cero división por cero división por cero al establecer «%s» dla utilizado para cargar registros de 32-bit; recomienda usar la en su lugar no sacar mensajes de error detallados no avisa del uso de una opción obsoleta no coincide begin %s%s en %s:%d no use la sintaxis Rn-Rm sin un estribo que no sea unidad soltando registro %d dentro de sección %s no coincide utilizando registro %d soltando el registro %d dentro de la sección %s previamente utilizada dentro de la sección %s el valor de desplazamiento inmediato dsp no es constante !tlsgd!%ld duplicado duplica !tlsldm!%ld duplica ".else" directiva .fnstart duplicada directiva .handlerdata duplicada directiva .personality duplicada directiva .personalityindex duplicada duplica operador descartado de etiquetado de datos instrucción duplicada %s macro duplicado %s duplicado «%s» especificador de bit psr duplicado los elementos deben ser menores que la región de reversa else sin if coincidente emit_one_bundle: operador dinámico inesperado campo de etiqueta vacío para IS nombre simbólico vacío en .def; se descarta listado de registro vectorial vacío las emulaciones no se manejan en esta configuración final de fichero tras una comilla de un carácter; se insertó \0 final de fichero en el comentario final de fichero en comentario; línea nueva insertada final de fichero en carácter de escape final de fichero en comentario multilíneas final de fichero dentro de cadena; '%c' insertado final de fichero dentro de un condicional final de fichero no está al final de una línea: se insertó línea nueva fin de macro dentro de un condicional final de listado de registro vectorial no encontrado error de final de línea endf sin for endi sin if coincidente el registro final debe ser r15 endw sin while no se especificó el tamaño de entidad para SHF_MERGE instrucción entry con decremento de pila < 16 error al construir la distribución de pseudo-operadores %s: %s error al decodificar la lista de elementos/estructura error al establecer las casillas para «%s»: %s error al establecer marcas para ".sbss": %s error: directiva #foo() sin apoyo para directiva utilizada en símbolo tamaño estimado
se llamó a estimate_size_before_relax requerido número de registro par requerido registro par exceso de operandos para %s exceso de operandos: «%s» se esperaba #constant esperaba #n como primer argumento de %s se esperaba %c esperaba ',' tras nombre de sección esperado ',' tras nombre simbólico esperado ',' tras tamaño simbólico esperaba ']', no %c dentro de %s se esperaba , <constante> se esperaba .L, .W ó .B para el registro en modo de direccionamiento indizado se esperaban 0 operandos para la etiqueta generada se esperaba 0 ó 1 se esperaba un operando <Rm> o <Dm> o <Qm> se esperaba <nn> se esperaba <desplazamiento>, <códigoop> se esperaba <reg>, <reg> se esperaba <etiq> , <valor> se esperaba @(exp, reg16) se esperaba el registro EP se esperaba que «%s» ya estuviera definido para .vtable_inherit esperaba una nombre %s seguido por una `,' se esperaba una expresión direccional se esperaba alineamiento tras tamaño se esperaba un paréntesis que cierra se esperaba una coma se esperaba una coma tras «%s» esperaba coma después del nombre de instrucción esperaba coma tras operación de código mayor esperaba una coma tras el nombre se esperaba una coma tras nombre «%s» coma esperada tras nombre «%s» en directiva .localentry se esperaba una coma tras nombre «%s» en la directiva .size se esperaba una coma tras nombre en .symver se esperaba una coma tras nombre en .vtable_entry se esperaba una coma tras nombre en .vtable_inherit esperaba coma tras modo registro esperaba coma tras número del registro se esperaba una coma tras nombre del símbolo esperaba una coma tras el nombre-símbolo: el resto de la línea descartado. se esperaba coma o punto y coma tras nombre del símbolo: se descarta el resto de la línea esperaba separador de coma esperaba una expresión constante como primer argumento de %s expresión constante esperada, obtuvo %s constante esperada dentro del límite 2..16 esperaba un valor constante como argumento a RPT se esperaba una expresión expresión esperada, obtuvo %s ausente el patrón de relleno esperado esperaba primer argumento de %s para estar dentro del rango 1-4 índice esperado se esperaba una constante numérica se esperaba un operando para la literal generada se esperaba una cadena entre comillas se esperaba un registro esperaba registro como segundo argumento de %s se esperaba una lista de registros nombre registrado esperada o constante como primer argumento de %s se esperaba un número simple se esperaba un símbolo se esperaba un nombre simbólico se esperaba un modo de direccionamiento válido para mova: "@(disp, ea.sz),ERn" se esperaba } esperando %c cerca de %s se esperaba ) se esperaba ] se esperaba `)' tras factor de escala en «%s» se esperaba `,' ó `)' tras registro base en «%s» se esperaba `,' ó `)' tras registro índice en «%s» se espera un registro para operando %d se esperan operandos delimitados por comas se esperan operandos de registro delimitados por comas esperando registro de control se espera ON u OFF tras .list se esperaba un registro índice o un factor de escala tras `,'; se obtuvo '%c' esperando rama instruccional indirecta tras «notrack» se espera el registro indirecto `($rA)' se espera el registro indirecto `($rX)' se espera una instrucción bloqueable tras `lock' se esperaba un mnemónico; se obtuvo nada esperando cadena operacional de código en modo de prueba se esperaba un operando tras ','; se obtuvo nada se esperaba un operando antes de ','; se obtuvo nada se esperaba un prefijo; se obtuvo nada se espera un registro se esperaba un factor de escala de 1, 2, 4, u 8: se obtuvo «%s» esperando rama instruccional válida tras «bnd» esperando { expresión no cabe en BYTE expresión no cabe en WORD error de expresión la expresión debe ser constante la expresión no es una constante expresión fuera de límite: se cambia por defecto a 0 expresión fuera de límite: se cambia por defecto a 1 error sintáctico en la expresión expresión demasiado compleja instrucción extendida en una rama de ranura de retardo instrucción extendida en ranura de retardo se solicitó un operando extendido pero se necesita desplazamiento extendido no está permitido extensión «%s» no reconocida extensión no se aplica a la arquitectura base se descartan los argumentos extra de .LABEL. caracteres adicionales «%s» al final de expresión constante «%s» caracteres adicionales «%s» al final de expresión inmediata «%s» caracteres adicionales «%s» al final de operando «%s» caracteres adicionales «%s» al final de operando absoluto «%s» llave que cierra extra punto y coma extra coma extra punto adicional llave que abre extra se descarta los elementos extra en la línea extraños caracteres al final de tipo seccional numérico desplazamiento extraño como parte de operando para la insn desplazamiento falló para %d
falló la prueba de sanidad de registro general. falló la prueba de sanidad regnum. falló la prueba de sanidad falló la prueba de sanidad. falló la prueba de sensated: long_jump falló la prueba de sensated: short_jump falló prueba de sensatez de la insn case especial fallaba al ensamblar la instrucción: «%s» fallaba interpretar marcas falló al leer la distribución de instrucciones %s
fallaba al establecer marcas para «%s»: %s fallado al obtener subsecciones por símbolos falló al establecer la información de depuración: %s .file falso tras real la frecuencia de caída debe ser mayor a 0 el campo fx_size es demasiado pequeño para contener %d el tamaño del campo debe ser 16 cuando el valor es reubicable valor del campo «%s» es demasiado complejo para un campo de bits se trunca valor del campo anchura de campo «%s» es demasiado compleja para un campo de bits anchura de campo %lu es muy grande para caber en %d byte: se truncó a %d bits anchura de campo %lu es muy grande para caber en %d bytes: se truncó a %d bits quinto el fichero terminó con un bloque IT abierto. no se encontró el fichero: %s número de fichero %ld ya asignado número de fichero menor que uno el nombre de fichero sobrepasa el límite de una página primero el primer y segundo operandos deben ser el mismo registro el primer operando es número de coma flotante el primer operando es demasiado grande para entero con signo de 16-bit el primer operando es demasiado grande para un desplazamiento de 24-bit el primer registro debe ser r4 primer registro de transferencia debe ser par no se ‘movi’eron todas las composturas de %s se esperaba una opción para la instrucción {c}psr registro flotante debería ser par, era %d los argumentos de coma flotante están en los registros de coma flotante constante de coma flotante demasiado grande número de coma flotante inválido número de coma flotante inválido; se asume cero los números de coma flotante no están implementados requerida expresión de coma flotante formato = %s
los nombres de formato sólo son válidos dentro de agregados se encontraron %d operando para «%s»: Se esperaban %d se encontraron %d operandos para «%s»: Se esperaban %d encontrado `%c', se esperaba: `%c' cuarto ¡Registro fr_mem antes del registro de región! fr_var %lu < longitud %d fr_var (%ld) < longitud (%d) valor de varios bit fraccional fuera de límite se esperaba un registro de marco, se usa $%d. tamaño del marco especificado dos veces ¡Registro frgr_mem antes del registro de región! la unidad funcional ya está enmascarada unidad funcional ya está enmascarada para operando %u de '%.*s' la unidad funcional ya está en uso en este paquete de ejecución se descarta la basura tras la especificación del índice basura al final de la línea basura a continuación de la instrucción genera código PIC get_expanded_loop_offset: código operacional inválido ¡Registro gr_gr antes del registro de región! ¡Registro gr_mem antes del registro de región! no se especificó el tamaño de entidad para SHF_GROUP sección de grupo «%s» no tiene firma de grupo handlerdata en un marco cantunwind hard-float tiene conflictos con la unidad de coma flotante (fpu) especificada divide por hardware teniendo el registro base en la lista de registros al usar retroescritura se vuelve IMPREDECIBLE aquí está el "else" del condicional sin terminar aquí está el anterior ".else" aquí está el anterior ".if" aquí es el inicio del condicional sin terminar se utilizó una reubicación hi() en una instrucción que no la admite se utilizó una reubicación hi0() en una instrucción que no la admite se establecieron los bits altos en la expresión de lista de registros no se puede usar la pista en la unidad B la pista en la unidad B se puede tratar como nop hint.b quizá es tratado como nop no se debe usar hint.b se esperaba un registro de control iWMMXt se esperaba un registro de datos o control iWMMXt se esperaba un registro de datos iWMMXt se esperaba un registro escalar iWMMXt ia64.md_begin: no se puede dispersar «%s»: %s identificador+constante@%s significa identificador@%s+constante identificador+constante@got significa identificador@got+constante si el registro de retroescritura está en la lista, debe ser el registro más bajo en la lista ignorando intento de redefinir símbolo «%s». se descarta el intento de redefinir el símbolo interno «%s» se ignora el intento de redefinir el símbolo %s trata ignorando a registro interno indefinido «%s» se descarta el intento de usar .unreq en un nombre de registro interno fijo: «%s» se descarta la alineamiento equivocada se descartan los atributos seccional cambiados para %s se descarta el tamaño de entidad seccional cambiado para %s se descarta el tipo seccional cambiado para %s se descarta el delimitador '-rename-section' adicional ':' ignorando valor relleno dentro de sección absoluta ignorando valor rellenado dentro de sección «%s» se descarta el tipo seccional incorrecto para %s se descarta la especificación '-rename-section' no válida: '%s' se descarta la salida de macro fuera de una definición de macro. se descartan los operandos: %s se descarta la redefinición del alias de registro «%s» ignorando tipo no reconocido .endian «%s» iif convierte a pcrel/binario interno iif convierte a pcrel/puntero interno reubicación de tamaño %s ilegal: %d directiva .stab%c ilegal, carácter equivocado expresión .stabx ilegal; se asume cero doble indirección ilegal expresión ilegal operando de registro inmediato ilegal %s referencia indirecta ilegal literal ilegal código operacional %s ilegal para el mcu %s operando ilegal operando ilegal - se encontró un nombre de registro donde no se esperaba ninguno operandos ilegales límite ilegal de versiones de hardware objetivo registro ilegal tras @ registro ilegal tras @- se incluyó un registro alegal en la lista número de registro ilegal se incluyó un recurso ilegal en el agregado utilización ilegal de registro de control utilización ilegal de uso de registro de coprocesador imm3 imm5 debe ser >= 2 el inmediato 0 no se puede usar aquí se esperaba un inmediato 1 o 2 inmediato no puede ser trasadado por una instrucción simple expresión inmediata requiere un # prefijado el inmediato tiene bits definidos fuera del tamaño de operando inmediato no es una potencia de dos el inmediato debe ser 1 o 2 el desplazamiento inmediato no está alineado a 2 bytes el desplazamiento inmediato no está alineado a 4 bytes el desplazamiento inmediato está fuera de límite operando inmediato ilegal con salto absoluto operando inmediato no coincide operando inmediato es demasiado grande operando inmediato requerido operando inmediato requiere iWMMXt2 la suma de los operandos inmediatos es mayor a 32 inmediato fuera de límite inmediato fuera de límite para insert inmediato fuera de límite para la operación de estrechamiento inmediato fuera de límite para desplazamiento valor inmediato valor %d inmediato fuera de límite %d a %d valor inmediato %llu fuera de límite desde %u hasta %lu valor inmediato %u fuera de límite desde %u hasta %u valor inmediato 0x%x truncado a 0x%x el valor inmediato está fuera de límite valor inmediato fuera de límite valor inmediato fuera de límite valor inmediato fuera de límite, se esperaba el límite [0, 16] valor inmediato fuera de límite, se esperaba el límite [1, 32] esperado cero inmediaro número impropio de operandos. Esperando %d, obtuvo %d argumentos inapropiados para código operacional «%s» argumentos inapropiados para el código operacional «%s» opción incompatible %i en la directriz de línea tipos inconsistentes en la instrucción Neon utilizaciones inconsistentes de .cfi_sections condición incorrecta en el bloque IT formato incorrecto para la instrucción paralela multiply número de operandos dados incorrecto en la primera instrucción número de operandos dados incorrecto en la segunda instrucción registro incorrecto `%s%s' utilizado con `%c' como sufijo registro incorrecto en la lista de registros número de registro incorrecto, se descarta registros indizados y destino deberían ser distintos índice no permitido dentro de listado de registro desplazamiento indizado fuera de límite registro índice sobrescribe el registro de transferencia se especificó el registro índice pero es cero valor indizado demasiado grande para %s esperado registro vectorial indizado %s indirecto sin `*' falló la inserción de «%s» en la distribución de dispersión de alias %s: %s falló la inserción de «%s» en la distribución de dispersión de nombres %s: %s se inserta «%s» en la distribución de de dispersión de cadenas: %s falló la inserción de «%s» en la distribución simbólicos: %s se inserta «%s» en la distribución de de dispersión de marcas: %s insertando un NOP antes de EINT las insns no se pueden combinar con insns de procesamiento paralelo las insns no se pueden combinar con las que no son nopx las insns no se pueden combinar con las que no son nopy la insn no se pueden combinar con pmuls la instrucción %s no puede estar a continuación de otra instrucción E/S. la instrucción %s no puede estar a continuación de otra instrucción de acceso a memoria. instrucción %s requiere de %d operando instrucción %s requiere de %d operandos instrucción %s requiere MSP430X mcu instrucción %s requiere activar extensión AUDIO instrucción %s requiere activar extensiones DIV & DX_REGS instrucción %s requiere activación de extensión DX_REGS instrucción %s requiere una extensión FPU instrucción %s requiere activar extensión FPU_DP instrucción %s requiere activación de extensión FPU_MAC instrucción %s requiere activar extensión FPU_PS instrucción %s requiere activación de extensión STRING instrucción %s requiere activando extensión rendimiento instrucción %s requiere activar extensión rendimiento II instrucción %s.a no existe instrucción %s: resultado es siempre falso instrucción %s: resultado es siempre verdadero instrucción '%.*s' no puede ser predicado la instrucción «%s» no se puede ejecutar en paralelo. la instrucción «%s» sólo es para el M32R2 la instrucción «%s» sólo es para el M32RX instrucción «%s» tras «xacquire» no permitido instrucción «%s» no admitido en modo 16-bit. la instrucción direccional no es un múltiplo de 16 la instrucción direccional no es un múltiplo de 2 la instrucción direccional no es un múltiplo de 4 la instrucción direccional no es un múltiplo de 8 la instrucción no puede ser condicional instrucción no puede operar pares de valores instrucción no acepta el direccionamiento preindizado instrucción no acepta el índice de registro escalado la instrucción no acepta este modo de direccionamiento instrucción no acepta el direccionamiento sin indizar la instrucción no permite un índice desplazado instrucción no admite el direccionamiento sin indizar instrucción no admite retroescritura la instrucción no toma un tipo de bloque relleno de instrucción no disponible en esta arquitectura. instrucción accede implícitamente a R31 de carga anterior. la instrucción es siempre incondicional instrucción mnemónica demasiado larga: %s no se permite la instrucción en el bloque IT la instrucción no se admite en modo Thumb16 instrucción requiere etiqueta la instrucción requiere una etiqueta o valor en el límite -511:512 la instrucción requiere una etiqueta sin '$' la instrucción requiere un índice de registro la secuencia de instrucción (write a0, branch, retw) puede activar errores de hardware las instrucciones escriben al mismo registro de destino. esperado registro 32-bit entero esperado registro 64-bit entero operando entero fuera de límite esperado registro entero o PS esperado registro entero o cero esperado registro entero registro entero esperado dentro del registro operando extendido/desplazado esperado entero, cero o registro PS confusión interna: reubicación en una sección sin contenido error interno en interpretación argumental error interno: valor CFA equivocado nº%d error interno: tipo de argumento equivocado %c error interno: equivocación del ID propietaria de fichero %d error interno: código op microMIPS equivocado (longitud eincorrecta: %u): %s %s error interno: equivocación de código operativo microMIPS (código operacional/longitud incoherente): %s %s error interno: reubicación equivocada nº%d error inteno: sección base indizado fuera de límite error interno: descripción de código operacional defectuoso para `%s %s'
error interno: no se puede exportar el tipo reubicado %d («%s») error interno: no se puede dispersar «%s»: %s error interno: no se puede dispersar «%s»: %s
error interno: no se puede dispersar registro aux «%s»: %s error interno: no se puede dispersar la macro «%s»: %s error interno: no se puede dispersar el código operacional «%s»: %s error interno: no se puede dispersar el código operacional «%s»: %s error interno: no se puede instalar la compostura para el tipo reubicado %d («%s») error interno: fallado al asignar %d punteros simbólicos directos error interno: la compostura no está contenida en un fragmento error interno: macro inválido error interno: fallaron los operandos lookup/get error interno: se pierde el código operacional: «%s» «%s»
error interno: más símbolos indirectos mach-o que los esperados error interno: reubicación %d («%s») no admitidó por formato del fichero objeto error interno: formato enana2 desconocido error interno: estado marcado ‘nop’ desconocido error interno: nombre desconocido opcional '%s' error interno; incapaz de generar «%s» reubicado error interno? incapaz de generar «%s» reubicado ¿Error interno? incapaz de generar la reubicación «%s» (%d, %d) falla interna en parse_register_list inconsistencia interna en %s: bdap.w sin algún símbolo inconsistencia interna en %s: bdapq no es un símbolo problema de inconsistencia interna en %s: %lx problema de inconsistencia interna en %s: ext. insn %04lx problema de inconsistencia interna en %s: fr_subtype %d problema de inconsistencia interna en %s: fr_symbol %lx problema de inconsistencia interna en %s: insn %04lx problema de inconsistencia interna en %s: símbolo resuelto problema de inconsistencia interna: se llamó %s por %d bytes reubicación interna (tipo: IMMEDIATE) no compuesta interno: BFD_RELOC_MMIX_BASE_PLUS_OFFSET no resuelve a la sección interno: la expresión GREG no resuelve a la sección interno: código operacional RISC-V equivocado (varios bit 0x%lx indefinidos): %s %s interno: código operacional RISC-V equivocado (error de máscara): %s %s interno: código operacional RISC-V equivocado (tipo desconocido de operando `%c'): %s %s interno: código operacional RISC-V equivocado (tipo de operando `C%c' desconocido): %s %s interno: código operacional mips equivocado (varios bit 0x%08lx definidos): %s %s interno: código operacional mips equivocado (bits 0x%08lx definidos doble ): %s %s interno: código operacional mips equivocado (varios bit 0x%08lx definidos): %s %s interno: código operacional mips equivocado (error de máscara): %s %s interno: no se puede dispersar «%s»: %s interno: hay un mmix_prefix_name pero es un prefijo vacío interno: tipo de relajación inesperado %d:%d interno: etiqueta %s sin manipular interno: tipo operando desconocido: %s %s reubicación_interna (tipo OFFSET_IMM) no compuesta el vector de interrupción para la instrucción trap está fuera de límite opción %s no válida para %s cpu opción -march= no válida: «%s» opción -mavxscalar= no válida: «%s» opción -mevexlig= inválido: «%s» invalida opción -mevexrcig=: «%s» opción -mevexwig= no válida: «%s» opción -mfence-as-lock-add= no válida: «%s» opción -mmnemonic= no válida: «%s» opción -momit-lock-prefix= no válida: «%s» opción -moperand-check= no válida: «%s» opción no válida -mrelax-relocations=: «%s» opción -msse-check= no válida: «%s» opción -msyntax= no válida: «%s» opción -mtune= no válida: «%s» arquitectura <arq> en --march=<arq> no válida: %s valor de @slotcount inválido expresión BSPEC no válida expresión inmediata FPA no válida registro Hi inválido con el inmediato expresión LOC no válida invalida opciones NaN -mnan=%s operando relativo al PC inválido referencia PIC no válida dirección VSIB no válida invalida WakeOnStatus %ld invalida Dirección XFR WideBus %ld interruptor abi -mabi=%s inválido invalida registro acumulador dirección no válida modo de direccionamiento inválido extensión de arquitectura no válida arquitectura %s no válida arquitectura no válida -A%s arquitectura -xarch=%s no válida arquitectura -z%s no válida opción de arquitectura -m%s no válida, se descarta argumento «%s» inválido para -fdebug-prefix-map intento inválido de declarar un nombre de versión externo como valor por defecto en el símbolo «%s» argumento inválido auto-litpool-limit argumento inválido auto-litpool-limit (límite es 100-10000) tipo de barrera equivocado registro base inválido para el desplazamiento del registro operando de ramificación inválido desplazamiento de ramificación byte inválido nompre operacional caché inválido carácter inválido %s al inicio de operando %d «%s» caracter inválido %s antes de operando %d carácter inválido %s en el mnemónico carácter inválido %s en operando %d caracteres inválidos en la entrada operando co-procesador inválido condición no válida código condicional inválido «%s» nombre de código de condición inválido la opción de configuración «%s» es no válida en la regla de transición «%s» constante no válida constante no válida (%lx) tras la compostura desplazamiento distribuido contante inválido %ld constante no válida: la expresión de %d bit no está en el límite %d..%d constante no válida: la expresión de %d bit no está en el límite %u..%u constante no válida: %d no es un entero alineado a word constante no válida: la expresión de 10 bit no está en el límite [-2^9, 2^9-1] invalida constante: expresión de 20 bit no dentro del límite -2^19..2^19-1 constante no válida: la expresión de 25 bit no está en el límite [-16777216, 16777215] constante no válida: la expresión de 32 bit no está en el límite [-0x80000000, 0x7fffffff] constante no válida: la expresión de 32 bit no está en el límite [0, 0xffffffff] constante no válida: la expresión de 32 bit no está alineada a word constante no válida: la expresión de bit no está definida nombre de registro de control inválido tamaño de desubicación por defecto «%s» inválido. Se cambia a %d por defecto. operando de memoria destino no válida invalida registro destino invalida destino del listado de registro invalida unidad destino selector de elemento inválido no válida tamaño de elemento %d y combinación de tamaño vectorial %c ciclo vacío inválido tipo de evaluación de expresión %d inválido expresión no válida para operando %i en «%s» expresión no válida en load/store múltiples expresión no válida en operando expresión no válida en la dirección opción no válida «%s» par de registro de coma flotante inválido. Los operandos de pares de registro fp válidos son 0, 1, 4, 5, 8, 9, 12 o 13. constante de coma flotante inválido registro cuarto inválido tamaño de marco inválido expresión hvc no válida identificador inválido para ".ifdef" inmediato inválido posición de campo inmediato no válida inmediato inválido para el cálculo de la dirección (valor = 0x%08lX) inmediato inválido para el cálculo de la dirección de la pila tamaño inmediato inválido valor inmediato inválido inmediato inválido: %ld está fuera de límite registro índice inválido tamaño de índice inválido para coldfire tamaño de registro indirecto inválido instrucción «%s» no válida tras «%s» instrucción no válida para esta arquitectura; necesita instrucción shape no válida tamaño de instrucción seleccionado inválido (%d) invalida sufijo de instrucción instrucción last no válida para un ciclo con adelanto cero longitud especificada de campo no válida longitud no válida para la directiva .scomm invalida listado de opción `%c' constante literal no válida: el conjunto necesita estar más cerca invalida ‘lrlive’ '%lu' máquina no válida «%s» modo no válido de máquina «%s» operando de memoria no válido tamaño de entidad de mezcla inválido modo inválido registro direccional movx inválido registro dsp movx inválido registro direccional movy inválido registro dsp movy inválido sufijo neón inválido para la instrucción que no es neon número inválido número inválido de registros listados; %d registros están esperados en operando %d -- `%s' número inválido de registros listados; solo 1 registro está esperado al operando %d -- `%s' expresión de desplazamiento no válida desplazamiento inválido, el objetivo no está alineado a word (0x%08lX) desplazamiento inválido, valor demasiado grande (0x%08lX) código operacional inválido código operacional «%s» inválido en la regla de transición «%s» código operacional inválido, «%s». operando inválido operando inválido (sección %s) para «%s» operando inválido (sección %s) para «%s» al establecer «%s» operando inválido en ldm operando inválido en stm modo de operando inválido para esta arquitectura; necesita 68020 o superior operando inválido de ()+ operando inválido de -() operando inválido de S^# se solicitó un tamaño de operando inválido sufijo de operando inválido operando inválido para la directiva .code (%d) (se esperaba 16 o 32) operando inválido para el código operacional %s: «%s» operando inválido, no es un valor de 10-bit con signo: %d operando inválido, no es un valor de 11-bit con signo: %d operando inválido, no es un valor de 12-bit con signo: %d operando inválido, no es un valor de 13-bit con signo: %d operando inválido, no es un valor de 16-bit con signo: %d operando inválido, no es un valor de 16-bit sin signo: %d operando inválido, no es un valor de 5-bit sin signo: %d operando inválido, no es un valor de 6-bit con signo: %d operando inválido, no es un valor de 6-bit sin signo: %d operando inválido, no es un múltiplo de 32: %d operando inválido, no es un múltiplo de 4: %d operando inválido, no es un múltiplo de 8: %d operando inválido, no es un valor par: %d operando inválido: expresión en el objetivo PT operandos inválidos operandos inválidos (secciones %s y %s) para «%s» operandos inválidos (secciones %s y %s) para «%s» al establecer «%s» operandos inválidos para op de unidades cruzadas operandos inválidos para el código operacional operandos inválidos para %s operandos inválidos para el código operacional %s: «%s» codificación no válida o no admitida en .cfi_lsda codificación no válida o no admitida en .cfi_personality dirección relativa a pc no válida rendimiento registrado inválido nombre pre operacional inválido prioridad no válida '%lu' pseudo operación no válida invalida registro quickrot especificado invalida unidad quickrot especificada límite inválido en listado de registro vectorial invalida registro registro inválido %s registro «%s» inválido para «%s» como instrucción expresión de registro inválido registro para acceso de memoria inválido lista de registros no válida lista de registros no válida para la instrucción push/pop máscara de registro no válida nombre de registro inválido número de registro inválido (%ld) para «%s» número de registro (%ld) inválido para instrucción «%s» número de registro inválido: %d no está en [r0--r7] invalida registro operando operando registrado inválido Nº1 operando registrado inválido Nº2 operando registrado inválido Nº3 operando registrado inválido Nº4 operando registrado inválido: %s límite inválido registro registro inválido de tipo %d registro inválido: r15 ilegal resultado de fragmento de relajación inválido expresión de reubicación no válida reubicación no válida reubicación no válida %s para campo expresión de reubicación no válida reubicación para instrucción '%s' no válida reubicación no válida para el campo reubicación no válida para la instrucción reubicación no válida para operando %d de «%s» reubicación no válida para operando %i de «%s» reubicación no válida en la ranura de instrucción %i rotación no válida modo entorno inválido registrador escalar inválido en lista factor de escala inválido segmento no válido «%s» desplazamiento inválido desplazamiento inválido para el modo direccional de desplazamiento de registro invalida operador desplazado valor de desplazamiento inválido: %ld forma short no válida de operando inmediato de coma flotante expresión smc no válida operando de memoria origen inválido invalida registro fuente invalida listado registrador origen invalida unidad origen sufijo inválido sufijo inválido tras registro. expresión swi no válida interruptor -m%s inválido operando simbólico inválido sintaxis no válida para la directiva .dn sintaxis no válida para la directiva .qn sintaxis no válida .reg para directiva sintaxis no válida .unreq para directiva nombre de registro de sistema inválido versión de hardware objetivo inválido tipo inválido para de conjunto de literales valor de operando no extendido inválido código operacional de desenredo inválido empleo no válido de "=immediate" uso inválid de la reubicación %s utilización no válido de 'MSL' utilización no válida de 'MUL' utilización no válida de desplazamiento registrado de 32-bit utilización no válida de desplazamiento registrado de 64-bit uso inválido del operador «%s» utolización no válida de registro vectorial valor inválido para el registro de propósito especial registro vectorial inválido en listado nombre de registro vectorial no válida marca de escritura no válida «%s» invalida mascarada a cero `%s' is_stmt valorado distinto de 0 o 1 número isa menor que uno omisión no está a 3..10 bytes (es %d) omite objetivo fuera de límite omite objetivo fuera de límite; trampolín encontrado no utilizable omite a un símbolo dentro de otro modo ISA omisión a una dirección mal alineada (0x%lx) «%s» basura tras la expresión «%s» basura tras registro basura tras operando %u de '%.*s' basura al final de la línea; el primer carácter descartado es `%c' basura al final de la línea; el primer carácter descartado tiene valor 0x%x basura al final de la línea: «%s» basura al final de la línea: «%s» basura al final de la línea de máquina; el primer carácter inreconocible es «%c» basura aparecida tras instrucción: %s.%s la debe utilizar con símbolo . «%s» la utilizada para cargar direcciones de 64-bit; recomienda usar en lugar dla etiqueta "$%d" redefinida etiqueta "%d$" redefinida la etiqueta %s no se definió en esta sección enana etiqueta tras '||' etiqueta tras predicado la etiqueta no está al inicio del paquete de ejecución las etiquetas no son válidas dentro de una agrupación ausente la etiqueta ausente la etiqueta el último registro debe ser r7 ldr al registro 15 debe ser alineado a 4-bytes ldrd/strd requiere un par de registros par:impar operando lib128 es un símbolo indefinido: %s operando izquierdo es un número grande; se asume el entero 0 operando izquierdo es un número de coma flotante; se asume el entero 0 no se necesita la longitud longitud de .comm «%s» ya es %ld. No modificado a %ld. longitud de .lcomm «%s» ya es %ld. No modificado a %ld. etiqueta li rd no es relleno instruccional correcto línea %d: rep o repi debe incluir por lo menos 4 instrucciones línea %d: no se puede colocar la dirección del símbolo «%s» en un byte línea %d: no se puede colocar la dirección del símbolo «%s» en un quad línea %d: no se puede colocar la dirección del símbolo «%s» en un short línea %d: no se puede colocar el valor %lx en un byte línea %d: no se puede colocar el valor %lx en un short línea %d: tipo reubicado desconocida: 0x%x el número de línea (%d) para la directiva .stab%c no cabe en el campo de índice (20 bits) los números de línea deben ser positivos; número de línea %d rechazada registro enlazado debe estar dentro de un registro numerado bajo registro enlazado unitario debe ser uno de %s falló la inserción en el conjunto de literales se requiere la ubicación del conjunto de literales para text-section-literals; especifique con .literal_position desbordamiento en el conjunto de literales se referencía una literal a través de un límite seccional modos direccionados lk son inválidos para direccionamiento de distribuciones de registros en memoria pseudo instrucción lmi no debería emplear una etiqueta en el campo imm se requiere el registro lo se utilizó una reubicación lo() en una instrucción que no la admite se carga el mismo registro en la operación paralela la etiqueta local «%s» no está definida se requiere un salto largo un ciclo que contiene menos de tres instrucciones puede activar errores de hardware conteo constante de bucle %ld está fuera del rango [1..%d] el final de un ciclo demasiado cerca a otro final de ciclo puede activar errores de hardware el objetivo del ciclo no sigue la instrucción loop en la sección ciclo demasiado largo para la instrucción LOOP bucle: desplazamiento de 32-bit no compatible se esperaba registro bajo (r0-r15), no '%.100s' 16 bit por debajo de máscara descartados expresión lui no en el límite 0..1048575 se seleccionaron características tanto de m68k como de cf macro %s aún no implementada instrucción macro expandida en un tamaño de instrucción equivocado dentro de una ranura de retraso de ramificación de 16-bit instrucción macro expandida en un tamaño de instrucción equivocado dentro de una ranura de retraso de ramificación de 32-bit instrucción macro expandida en instrucciones múltiples instrucción macro expandida en instrucciones múltiples en una ranura de retraso de ramificación la macro requiere el registro $at mientras noat está en efecto la macro requiere $at mientras $at está en uso macro $at empleada tras ".set noat" macros anidadas con demasiada profundidad el código operacional major no está ordenado para %s lista de registros malformada en push/pop máscara no sobre operando destino mascarada recorta bits del código operacional para %s máscara, índice, y registro de destino debe ser distinto registros de máscaras, indizado, destino deberían ser distintos coincidiendo operandos para código operacional md_apply_fix: r_type 0x%x desconocido
md_estimate_size_before_relax
destino de memoria requerido para instrucción `%s' tras `xrelease' código operacional menor no dentro del rango [0x00 - 0x3f] destinaciones ramificadas desalineadas datos desalineados desplazamiento desalineado no hay coincidencia entre el tamaño del código operacional y el tamaño de operando no hay coincidencia entre el registro y el sufijo .eb sin coincidencia los tipos de elementos/estructura no coinciden en la lista paréntesis sin coincidencia .procend mal ubicado operando PIC mal ubicado ausente '%c' ausente ')' ausente ']' ausente + .end ausente .end ausente al final del ensamblado .end ausente o .bend al final del fichero ausente .endp antes de .cfi_startproc ausente .fnstart antes de directiva unwinding ausente .func ausente .proc ausente = ausenten las casillas CPS nombre DSP ausente «%s» ausente [ ausente ] ausente `)' ausente `)' tras los formales en la definición de macro «%s» ausente `.end' ausente `]' ausente `lock' con «%s» ausente `}' ausente `}' en «%s» ausentando nombre abi «%s» ausente la alineamiento indicio de alineamiento ausente ausente la extensión de la arquitectura ausente el nombre de arquitectura «%s» ausente el argumento argumento ausente para %s_check de directiva ausente el separador de argumentos ',' para .cpsetup tipo de bloque ausente ausente contador de rupturas llamada argumental ausente llamada de firma ausente ausente la clase ausente la comilla que cierra; (se asume) ausente cierre «"» ausente de cierre `%c' ausentea llave que cierra ausente paréntesis que cierra ausentea coma ausentea coma tras la constante insn
ausentea coma o punto y coma ausente el código de condición en la directiva de control estructurada ausente la arquitectura de cpu ausente el nombre de cpu «%s» ausente do ausencia de tamaño de elemento ausente el nombre del modo de emulación ausentea comilla final ausentea expresión expresión ausente en directiva localentry ausentea expresión en la directiva .size ausente el nombre fpu «%s» ausente el tamaño del marco expresión inmediata ausente ausencia etiquetado ausentea expresión local indizado local ausente ausente el parámetro modelo ausente nombre ausente desplazamiento desplazamiento ausente dentro de dirección pre-indizada código operacional ausente ausente operando ausente operando tras la coma ausente operando; se asume cero expresión de desplazamiento ausentente o equivocada expresión de desubicación ausentente o no válida «%s» la expresión de desubicación ausentente o no válida «%s» se toma como 0 expresión ausentente o no válida «%s» expresión inmediata ausentente o no válida «%s» ausente tipo predicativo ausente el nombre del símbolo real ausente el tipo reubicado ausente la cadena para renombrar ausente el campo rotation tras la coma ausente el separador ausente cantidad abandonada ausente el tamaño ausentea expresión de tamaño ausentea expresión sizeof_stub ausentea cadena ausente el nombre del símbolo distribución indizada ausente ausente then ausente to o downto ausente el tipo sufijo ausente de tipo ausente el valor ausente el nombre de versión en «%s» para el símbolo «%s» más de 65K de conjuntos literales mov no puede utilizar puerto RD como destino '||' múltiples en la misma línea múltiples ramificaciones o saltos en el mismo agregado especificaciones múltiples de condición se especificaron múltiples nombres de emulación se especificaron múltiples formatos para un agregado; se usa «%s» literales múltiples en la expansión especificaciones movx múltiples especificaciones movy múltiples especificaciones múltiples de procesamiento paralelo predicados múltiples en la misma línea secciones múltiples remapeadas a la sección de salida %s versiones múltiples [«%s»|«%s»] para el símbolo «%s» escrituras múltiples al mismo registro debe ser @(r0,...) se deben especificar extensiones para agregar antes de especificar las que se borrarán requiere PIC cualificador con símbolo. requiere PIC cualificador con símbolo. «%s» requiere @GOT en @GOTOFF. %s alineamiento negativa contador negativo para %s - descartado desplazamiento negativo tamaño negativo se descarta el valor negativo en %s ni Power ni PowerPC opcodes fueron seleccionados. bloques .bs anidados directivas .ent anidadas ciclo entubado por software anidado línea nueva en el título se definió la sección nueva «%s» sin atributos - esto podría causar problemas next externo al bucle estructurado no hay reubicaciones de %d bytes disponibles no hay '(' que coincida con ')' no hay '[' que coincida con ']' no se utilizó pseudo-operador .cprestore en el código PIC no se utilizó pseudo-operador .frame en el código PIC ninguna arquitectura contiene todas las instrucciones utilizadas
no se compiló el soporte para x86_64 de 32bit no compiló el soporte para el formato de fichero objeto de 64 bit no se compiló el soporte para x86_64 no hay un puntero a fichero actualmente no hay símbolo entrante para función global «%s» no hay un nombre de fichero a continuación de la opción -t no hay un nombre de fichero a continuación del pseudo-operador .INCLUDE unidad no especificada de coma flotante ninguna función tipo en reubicación PLT no hay una entrada hppa_fixup para el tipo de compostura 0x%x no se dio un sufijo mnemónico de instrucción y ningún operando de registro; no se puede determinar el tamaño de la instrucción no se dio un sufijo mnemónico de instrucción; no se puede determinar el tamaño inmediato no hay una sección XCOFF enana conocida para la opción 0x%08x
ninguna sección anterior para devolver, descartada. no hay un fragmento registrado para la literal ninguna relajación encontrada para esta instrucción. no hay un número de secuencia tras !%s no hay tal modificador de arquitectura: «%s» no hay tal arquitectura: «%s» no hay tal instrucción: «%s» no como extensión de máquina «%s» no hay un sfr en esta arquitectura no hay una definición GREG adecuada para los operandos no se especificó una marca para %s no es posible manipular un .file dentro de una sección .ent/.end no-auto-litpools es incompatible con auto-litpool-limit omisión no-PIC utilizada en biblioteca PIC expresión no absoluta en campo constante se utilizó un valor no absoluto con .space/.bes no constante. %cleb128 no está apoyado contador no constante de byte expresión no constante en ".elseif" declarado expresión en declaración ".if" no constante contador de relleno no constante para sección absoluta el límite de registros no es contiguo operando OPF que no es inmediato, se descarta reubicación no relativa a pc para el campo relativo a pc no hay una instrucción 16 bit «%s» no hay suficientes operandos (%d) para «%s»; se esperaban %d no se usa ningún registro base número (0x%s) más largo que 32 bits número más largo que 64 bits el número debe ser positivo y menor que %d número de elementos literales != 1 no coincide el número de operandos el número de registros debe estar en el límite [1:4] operando de direccón impar: %ld desplazamiento impar en %x distancia de ramificación impar (0x%lx bytes) distancia de ramificación impar (0x%lx byte) no se puede usar aquí un número impar número impar de bytes en la descripción de operando se especificaron registros de propósito general numerados impares como par de registro no se puede usar aquí un registro impar destino y origen deben ser desde la misma unidad desplazamiento tiene distinto tamaño desde base el desplazamiento en operando %u de '%.*s' no es divisible por %u el desplazamiento en operando %u de '%.*s' está fuera de límite desplazamiento debe ser un múltiplo de %d desplazamiento debe ser cero en codificación ARM desplazamiento no un múltiplo de 4 desplazamiento fuera de límite esperaba registro desplazamiento desplazamiento a destino desalineado desplazamiento demasiado grande valor desplazado fuera de límite sólo está permitido el desplazamiento LSL sólo 'MUL VL' está permitido sólo 'MUL' está permitido sólo se pueden indizar los registros D solamente se permite el desplazamiento LSL en modo pulgar sólo se permiten SUBS PC, LR, #const sólo se permite una expresión constante sólo se admiten los desplazamientos constantes en la sección absoluta solo utiliza punto flotante cero permitido como valor inmediato sólo se permiten registros lo con inmediatos sólo se usan los 16 bits inferiores del primer operando sólo se debe especificar un tipo para operando sóla r0 pueden ser utilizado como registro de conteo de byte sólo se permite r15 aquí sólo tipos de bloque simple permitido admitido solo con gcc antiguo solamente se permiten dos registros PS VFP consecutivos aquí no se admite el código operacional «%s» para el destino %s código operacional «%s»: no se puede encontrar la definición literal código operacional «%s»: no pudo interpretar operando «%s» en «%s» código operacional «%s»: no hay un nombre operacional «%s» enlazado para la precondición en «%s» código operacional «%s»: la precondición sólo contiene constantes en «%s» cód op «%s»: reemplazo no tiene %d operador cód op «%s»: reemplazo no tiene %d operadores cód op «%s»: operando no identificado «%s» en «%s» cód op 'NOP.N' no está disponible en esta configuración no se admite el código operacional «%s» para el objetivo %s el código operacional no tiene efecto código operacional no admitido dentro del modo `insn32' no admitido código operacional no admitido dentro del modo `insn32' «%s» código operacional no admitido en este procesador: %s (%s) el código operacional no es válido para esta variante de cpu se usó la reubicación %s específica de código operacional fuera de una instrucción ambos códigos operacionales «%s» (ranura %d) y «%s» (ranura %d) tienen acceso de puerto volatile ambos códigos operacionales «%s» (ranura %d) y «%s» (ranura %d) escriben en el mismo puerto ambos códigos operacionales «%s» (ranura %d) y «%s» (ranura %d) escriben en el mismo registro ambos códigos operacionales «%s» (ranura %d) y «%s» (ranura %d) escriben en el mismo estado abre CFI al final del fichero; directiva .cfi_endproc ausente operando operando %d debe ser %s -- `%s' operando %d debe ser un inmediato operando %d debe ser una expresión inmediata operando %d debe ser constante operando %d debe ser escalar operando %d debe ser el mismo registro que operando 1 -- «%s» operando %d de «%s» tiene el valor inválido '%u' operando %d de «%s» tiene el valor fuera de límite '%u' operando %d fuera de límite operando %d sobreescribe en %s operando %d: expresión de uso ilegal: `%s` operando %s0x%lx fuera de límite. operando %u de '%.*s' es de sólo lectura operando %u de '%.*s' es de sólo escritura operando %u de '%.*s' no es un registro direccional base válido operando %u de '%.*s' no es una referencia de memoria válida operando %u de '%.*s' no es un registro direccional de devolución válido operando %u de '%.*s' no es una constante operando %u de '%.*s' está en el lado equivocado operando %u de '%.*s' está fuera de límite operando 1 debe ser FPSCR error de índice de operando para %s operando no es una constante absoluta operando no es un inmediato desbordamiento de máscara de operando operando no coincide -- «%s» operando debe ser una constante operando debe ser una constante o una etiqueta operando debe ser un múltiplo de 2 operando debe ser un múltiplo de 4 operando debe ser absoluto en límite %lx..%lx, no %lx operando debe ser un absoluto en el límite %u..%u, no %ld operando no es un múltiplo de 4 para PT, PTA o PTB: %d no coincide el número de operandos operando fuera de límite operando fuera de límite (%d no está entre %d y %d) operando fuera de límite (%s no está entre %ld y %ld) operando fuera de límite para PT, PTA y PTB operando está fuera de límite, se expande la instrucción operando fuera de límite: %ld operando fuera de límite: %lu operando fuera de límite: 0x%lx desbordamiento de operando operando se refiere a R%ld de la instrucción anterior a la previa. operando se refiere a R%ld de la instrucción previa. operando se refiere a R%ld de la carga previa. no coincide tamaño de operando el tamaño de operando se debe especificar para el inmediato VMOV el tamaño del operador debe coincidir con la anchura del registro no coincide el tipo de operando no se pueden inferir los tipos de operando el valor de operando está fuera de límite para la instrucción no coinciden los operandos/tamaños los operandos 0 y 1 debe ser el mismo registro los operandos para el código operacional «%s» no coincide con ningún formato válido no coinciden los operandos los operandos no son reducibles en el momento del ensamblado la operación combina símbolos en segmentos diferentes opción --link-relax está admitido únicamente en formato b.out la opción «%s» podría no estar negada opción «%s» no reconocida la opción `-%c%s' es obsoleta: %s la opción `-A%s' es obsoleta: use `-%s' o superior memoria agotada fuera de límite mensajes de error detallado saliente desbordamiento desbordamiento en la ramificación a %s; se convirtió en una secuencia de instrucciones más larga sobredesbordamiento dentro de argumento inmediato desbordamiento en la distribución (.lit8) literal desbordamiento en la distribución (.lita) literal No se admite p2align en este destino conflicto de empaquetado: %s debe despachar secuencialmente se añadió relleno paralelo la instrucción paralela no está a continuación de otra instrucción se descartan los paréntesis error de decodificación quizá un pc no está siendo utilizado con retroescritura relativo a pc la dirección pc-relativa desplazada fuera del rango el desplazamiento de carga relativa a pc sin word alineado el desplazamiento de carga pc-relativa fuera de rango error de instrucción pce (16 bit || 16 bit). el pcrel para ramificar a %s muy lejos (0x%lx) el pcrel para ramificar a %s muy lejos (0x%x) el pcrel para bucle ‘loopt’ está muy lejos (0x%lx) el pcrel para lrw/jmpi/jsri a %s está muy lejos (0x%lx) no se permite la reubicación de pcrel en una instrucción pcrel demasiado lejos pcrel demasiado lejos de BFD_RELOC_BFIN_10 pcrel demasiado lejos de BFD_RELOC_BFIN_11_PCREL pcrel demasiado lejos de BFD_RELOC_BFIN_12 pcrel demasiado lejos de BFD_RELOC_BFIN_24 pcrel demasiado lejos de BFD_RELOC_BFIN_5 pcrel demasiado lejos de BFD_RELOC_MOXIE_10 se requirió una rutina personality antes de la directiva .handlerdata se especificó una rutina personality para el marco cantunwind registro puntero (X, Y o Z) requerido se requiere un registro puntero (Y o Z) se requiere el registro puntero Z los polimórficos no están activados. Use la opción -mP para activarlos. el post-índice debe ser un registro se utilizó una expresión post-indizada en la instrucción de precarga no se admite el postincremento powerpc_operands[%d] duplica a powerpc_operands[%d] powerpc_operands[%d].bitm inválido se esperaba una expresión pre-indizada el predicado no está seguido por una instrucción la predicación en A0 no se admite en esta arquitectura prefer-const16 tiene conflictos con prefer-l32r prefer-l32r tiene conflictos con prefer-const16 final prematuro de prefijo coma flotante previo .ent no está cerrado por un .end la entrada CFI previa no está cerrada (ausente .cfi_endproc) el movx previo requiere nopy el movy previo requiere nopx ¿análisis de perfil en la sección absoluta? pseudo instrucción «%s» no admitida pseudo prefijo sin instrucción pseudo-operación ilegal dentro de .struct/.union push/pop no admiten {reglist}^ el predicado calificador no está seguido por una instrucción ramificación rápida de desplazamiento%d fuera de límite %d a %d r12 no permitido aquí no se permite r13 aquí no se permite r14 como primer registro cuando se omite el segundo registro no se permite r14 aquí no se permite el almacenamiento basado en r15 no se permite r15 aquí no se debe usar r2 en el modo de direccionamiento indizado r31 no se puede ser empleado con jmp; utilice ret en su lugar r31 no se puede ser empleado con jmpr.n; utilice ret.n en su lugar rd debe ser un número par. rdhi y rdlo deben ser diferentes rdhi, rdlo y rm deben ser todos diferentes código reentrante el tipo de registro no es válido tipo_de_registro_no_valido un símbolo redefinido no se puede usar en la reubicación redefinición del registro global redefinición del tipo de mcu «%s» a «%s» prefijo %s redundante reg debe ser ≤ 31 se esperaba registro-registro se esperaba un registro se esperaba un registro, pero se vio '%.6s' se esperaba un registro, no '%.100s' el registro está fuera de orden el registro tiene el tamaño equivocado para un word %s el registro tiene el tamaño equivocado para la dirección %s registro listado debe ser numerado pares listado de registro debe ser de la misma unidad la lista de registros debe contener por lo menos 1 y cuando mucho 16 registros registrador listado debe no contener duplicados la lista de registros no está en orden ascendente el registro debe ser sp o establecido por una directiva previousunwind_movsp requerido nombre o número de registro desde 0 a 31 requerido nombre o número de registro desde 16 a 32 el número de registro %u no se admite en esta arquitectura se requiere un número de registro superior a 15 número de registro fuera de límite número de registro demasiado grande para push/pop desplazamiento registrado no permitido en modo direccionado pre-indizado se esperaba un operando de registro, pero se recibió un escalar registro fuera de límite en la lista la pareja de registros para operando %u de '%.*s' no es una pareja par/impar válida registro r%d fuera de límite el registro r0 no se puede usar aquí se requiere los registros r16-r23 se requieren los registros r24, r26, r28 o r30 el límite de registros no está en orden ascendente registro rh%d fuera de límite registro rl%d fuera de límite el registro rq%d no existe registro rq%d fuera de límite el registro rr%d no existe registro rr%d fuera de límite el registro es el mismo que la base de retroescritura registrador guarda desplazamiento no un múltiplo de %u registro escalado está siendo descartado aquí la sección de registros tiene contenido
el registro estribo debe ser 1 o 2 la sintaxis de registro es .register %%g[2367],{#scratch|nombresimbolo|#ignore} no coincide el tipo de registro unidad registro debe ser una de %s valor registrado utilizado como expresión los registros quizá no son el mismo rel demasiado lejos de BFD_RELOC_16 rel demasiado lejos de BFD_RELOC_8 desbordamiento de reubicación rel31 dirección relativa fuera de límite llamada relativa fuera de límite salto relativo fuera de límite instrucción relajada irreconocida: línea %d. no se admite la relajación
ramificación relajada fuera de límite dentro de omisión el formato del fichero objeto no admite la reubicación %d la reubicación no está dentro (de la parte fija de) la sección el campo reubicado y el tipo reubicado difieren en signo la ABI actual no admite la reubicación %s relocation no puede ser hecho cuando utiliza -mrelocatable no se admite la reubicación reubicación no permitida la reubicación no es aplicable reubicación fuera de límite desbordamiento de reubicación validación de reubicación en código thumb1 único repetición < 0; se descarta .fill repetición de conteo no puede ser utilizado con %s repite instrucciones utilizadas con modo de instrucción no registrada no se dio el desplazamiento requerido en la referencia indirecta conflicto de recurso (A%d) conflicto de recurso (opción C) conflicto de recurso (opción F) conflicto de recurso (PSW) conflicto de recurso (R%d) se descarta el resto de la línea; el primer carácter descartado es `%c' restaurar sin guardar devuelto de mips_ip(%s) insn_opcode = 0x%x
operando derecho es un número grande; se asume el entero 0 operando derecho es un número de coma flotante; se asume el entero 0 no se admite ror #imm la rotación sólo puede ser 0, 8 , 16 o 24 se redondea hacia aboajo el primer operando de coma flotante a entero con signo se redondea hacia abajo el primer operando de coma flotante a entero sin signo rva sin símbolo sufijo s sobre comparación de instrucción es obsoleto s3_PIC como código de desbordamiento de desplazamiento (máx 16 bits con signo) se utilizó dos veces el mismo tipo de prefijo el índice escalar debe ser constante índice escalar fuera de límite el escalar debe tener un índice escalar fuera de límite escalar fuera de límite para la instrucción multiply factor de escala inválido en esta arquitectura; necesita cpu32 o 68020 o superior factor de escala de %d sin un registro índice instrucción score3d. se utilizó una reubicación sdaoff() en una instrucción que no la admite segundo se encontró una segunda directiva .ent antes de la directiva .end ausente el segundo operando el segundo operando debe ser 1 el segundo operando de .insn no es una constante
el segundo registro debe ser mayor que el primer registro el segundo registro debe estar a continuación de un guión en la lista de registros la sección %s se renombró varias veces la sección «%s» terminó con un bloque IT abierto. la sección «%s» que tiene como alias a «%s» no se utiliza la alineamiento de la sección debe ser ≥ 4 bytes para marcar seguridad de MULS/MULU no se admite el cambio seccional desde dentro de una pareja BSPEC/ESPEC los símbolos seccional ya son globales falló la búsqueda del final del fichero .incbin «%s» segmento invalidado en «%s» no tiene efecto la FPU seleccionada no admite la instrucción arquitectura seleccionada no admite la rama de instrucción condicional instrucción ancha procesador seleccionado no tiene todas las características de la arquitectura seleccionada procesador seleccionado no admite la forma 'A' de esta instrucción procesador seleccionado no admite variante de 32 bit de instrucción «%s» procesador seleccionado no admite códigos operacionales ARM procesador seleccionado no admite la extensión DSP procesador seleccionado no admite el nombre de campo PSTATE '%s' procesador seleccionado no admite instrucción SETPAN procesador seleccionado no admite códigos operacionales THUMB procesador seleccionado no admite «%s» procesador seleccionado no admite «%s» en modo ARM procesador seleccionado no admite «%s» dentro de modo Thumb procesador seleccionado no admite «%s» modo Thumb-2 procesador seleccionado no admite instrucción fp16 procesador seleccionado no admite registro de propósito especial solicitado procesador seleccionado no admite el nombre registrado del sistema «%s» formato de objetivo seleccionado «%s» desconocido número de secuencia en uso para !tlsgd!%ld número de secuencia en uso para !tlsldm!%ld secuencial conjunto: el número no está en el límite -2147483648..4294967295 conjunto: el número no está en el límite 0..4294967295 utilice setend está obsoleto para ARMv8 conjunto sw: el número no está en el límite -2147483648..4294967295 se establecen atributos seccional incorrectos para %s se establece un tipo seccional incorrecto para %s setx: registro temporal ilegal g0 setx: el registro temporal es el mismo que el registro destino cantidad desplazada fuera de rango 0 a 63 no se permite desplazar por registro en modo pulgar cuenta de desplazamiento esperado desplazamiento expresional la expresión de desplazamiento es demasiado grande el desplazamiento debe ser constante desplazamiento no permitido para mascarada bit inmediato esperado desplazamiento operador desplazamiento fuera de límite no se permite el valor de desplazamiento sobre 3 en modo pulgar los desplazamientos en las instrucciones CMP/MOV sólo se admiten en la sintaxis unificada ramificación corta con desplazamiento cero: utilice :w designador de atajo inválido debe tener 1 o 2 operandos debe tener dos operandos desbordamiento de .word con signo; el interruptor puede ser demasiado grande; %ld en 0x%lx valor firmado fuera de límite instrucción simple es %u bytes largos, pero límite .bundle_align_mode es %u bytes tamaño (%ld) fuera de límite, se descarta el tamaño no es 4 o 6 tamaño negativo; se descarta .fill la longitud de «%s» ya es %ld; no se cambia a %ld salto (%ld) o cuenta (%ld) inválidos para el tamaño del fichero (%ld) omitiendo prefijos sobre esta instrucción se omite la instrucción de dos word pseudo instrucción smi no debería emplear una etiqueta en el campo imm algunos símbolos sin definir; se asumen cero fuente unidades de origen y dirección deben no ser compartidas para este modo direccional modo incrementa de origen y destino registros fuente y destino no deben ser iguales origen y destino deben ser diferentes registro de origen y destino deben ser unidades diferentes operando de origen debe ser una dirección absoluta de 16bit operando de origen debe ser un registro de 8 bit registro origen debe estar en la unidad disparadora origen debe ser registro r1 registro origen es el mismo que la base de retroescritura registro origen deberían ser numerados pares registros origen deberían ser numerados pares source1 y dest deben ser el mismo registro la asignación de espacio es demasiado compleja en la sección absoluta la asignación de espacio es demasiado compleja en la sección común convert_frag de sparc
la instrucción especial izquierda «%s» mata a la instrucción «%s» en el contenedor derecho la ubicación especificada no estaba TETRA alineada no se admite el registro spill_mask. convert_frag de spu
operandos espurios; (%d operandos/instrucción máximo) st/ld desplaza 23 instrucciones fue desactivado. la disposición del marco de pila no coincide con la rutina personality la disposición del marco de pila es demasiado complejo para el desenredador operando de pila debe ser un múltiplo de 4 el desplazamiento del puntero de pila es demasiado grande para la rutina personality prefijo «%s» por sí solo no se admite la dirección de inicio tamaño de papel extraño, se establece a sin forma basura `\' zancada debe ser un múltiplo de 64, menor que 6 bits descartados no está disponible el estribo de 2 cuando el tamaño del elemento es 8 cadena demasiado grande (%lu bytes) las cadenas se deben colocar en una sección admite la interoperación ARM/Thumb utilización de swp{b} es obsoleto para ARMv6 y ARMv7 utilización swp{b} es obsoleta para ARMv8 y posterior símbolo indefinido «%s»; se asume cero el símbolo %s está en una sección diferente el símbolo %s es débil y se puede sobreescribir tras el símbolo «%s» ya está definido el símbolo «%s» que tiene como alias a «%s» no se utiliza el símbolo «%s» ya está definido el símbolo «%s» no puede ser débil y común al mismo tiempo el símbolo «%s» ya está definido el símbolo «%s» ya está definido como «%s»/%s%ld definición simbólico encontrada en bucle en `%s' el símbolo en .toc no coincide con ningún .tc desbordamiento de tamaño simbólico computacional símbolo fuera muy lejos el tipo simbólico «%s» sólo se admite en objetivos GNU y FreeBSD el tipo simbólico «%s» sólo se admite en objetivos GNU símbolo%d no se admite símbolo+desplazamiento para got tls no se permite operando simbólico los símbolos asignados con .asg deben comenzar con una letra los símbolos asignados con .eval deben comenzar con una letra error sintáctico error sintáctico en .startof. o .sizeof. error sintáctico en @(disp,[Rn, gbr, pc]) error sintáctico en @(r0,...) error sintáctico en @(r0...) error sintáctico en directiva de control estructurada error sintáctico: no es esperaba código de condición error sintáctico: se esperaba `]', se obtuvo `%c' error sintáctico: especificador de tabla de contenido (toc) «%s» inválido error sintáctico: no se esperaba un registro error sintáctico: no se esperaba un registro de sistema error sintáctico: ausente el valor antes del nombre de registro error sintáctico: registro vectorial no esperado errór sintáctico; ')' no se permite aquí error sintáctico; fin de línea, se esperaba `%c' error sintáctico; esperado ',' error sintáctico; se encontró `%c', se esperaba `%c' error sintáctico; ausente '(' tras desubicación error sintáctico; ausente ')' tras registro base los registros del sistema no se pueden incluir en la lista no se encontró una marca para .tag %s el objetivo de la instrucción %s debe ser una etiqueta objetivo fuera de límite se utilizó una reubicación tdaoff() en una instrucción que no la admite intercambiado temporal para volcado la etiqueta de texto «%s» está alineada a un límite impar el %d-bit %s arquitectural no admite «%s» como extensión el nombre %s «%s» es demasiado largo (máximo 16 caracteres) el formato del fichero XCOFF no admite secciones arbitrarias la extensión «%s» requiere %s%d revisión %d o superior la extensión `%s' requiere varios FPR de 64-bit la extensión «%s» fue quitada en %s%d revisión %d el número de símbolos indirectos definidos en la sección %s no coincide con el número esperado (%d definido, %d esperado) el desplazamiento 0x%08lX no es representable los únicos sufijos válidos aquí son '(plt)' y '(tlscall)' el desplazamiento opcional inmediato puede solo ser 0 el registro origen debe no ser $0 el registro origen debe no ser $31 la opción especificada no está aceptada para PSB la opción especifica ninguna opción el tipo reubicante especificado no está asignado para registro de 32-bit el tipo reubicante especificado no está permitido para MOVK el tipo de %s es demasiado complejo; se simplificará la macro requiere $at mientras $at está en uso. la utilización de -mvle requiere big endian. la instrucción que produce %s no puede estar en una ranura de retardo. no hay reubicaciones de tamaño pc-relativo no hay reubicaciones relativas a pc sin signo tercero aún no se admite esta forma DS este modo direccional no es aplicable para operando destino este modo de direccionamiento requiere retroescritura del registro-base esta reubicación de grupo no se permite en esta instrucción esta instrucción no acepta un acumulador esta instrucción no acepta un inmediato esta instrucción no admite indizado esta instrucción requiere una dirección post-indizada esta instrucción no escribirá hacia atrás el registro base esta instrucción escribirá hacia atrás el registro base esta modificador de reubicación no está permitido en esta instrucción esta cadena no puede contener '\0' este tipo de registro no puede ser indizado instrucción condicional pulgar debería estar en el bloque IT muy pocos operandos demasiados !literal!%ld para %s demasiadas entradas .dim demasiadas entradas .size se asignaron demasiados registros GREG (máximo %d) demasiadas insns IVC2 para empaquetar juntas excesivos insns IVC2 a empaquetar con un insn core de 16-bit demasiadas insns IVC2 para empaquetar con una insn core de 32-bit demasiados argumentos demasiadas composturas demasiadas instrucciones en el paquete de ejecución demasiadas insns lda para !gpdisp!%ld demasiadas insns ldah para !gpdisp!%ld demasiadas insns lituse para !lituse_tlsgd!%ld demasiadas insns lituse para !lituse_tlsldm!%ld demasiadas referencias a memoria para «%s» demasiados operandos demasiados operandos (%d) para «%s»; se esperaban %d demasiados operandos en la instrucción demasiados operandos para '%.*s' demasiados argumentos posicionales muchos registros internos a listado de registro vectorial demasiados st_End's demasiados códigos operacionales de desenredo demasiados códigos operacionales de desenredo para la rutina personality 0 demasiadas instrucciones de desenredo arrastrando basura tras expresión: %s se traslada ‘bgeni’ a ‘movi’ se traslada ‘bmaski’ a ‘movi’ se traslada ‘mgeni’ a ‘movi’ se traslada a `%s %s%s' se traslada a `%s %s%s,%s%s' se traslada a `%sp' excepción de captura no admitida en ISA 1 intentaba establecer un símbolo no reconocido: %s
fichero «%s» truncado, leyeron %ld de %ld bytes dos pseudo-operadores .function sin un .ef que intervenga ¿tipo %d de reubicación hecha?
tipo incoincidente dentro de listado registrado vectorial tipo especificador tiene el número equivocado de partes tipo especificado en ambos mnemónico y operandos incapaz de calcular las instrucciones ADRL para el desplazamiento de PC de 0x%lx incapaz de continuar con ensamblador. incapaz de generar código operacional de desenredo para el desplazamiento de puntero a marco incapaz de generar código operacional de desenredo para el registro de puntero a marco %d incapaz de generar códigos operacionales de desenredo para el registro %d no se puede localizar el fichero de inclusión: %s ¿incapaz de empaquetar %s por sí mismo? incapaz de reservar fichero búfer: %s
incapaz para utilizar %s insn no se puede restaurar la dirección de devolución para el registro previamente restaurado incapaz de extender instrucción objetivo de ramificación sin alinear: %d bytes en 0x%lx no se admiten los datos sin alinear en una ubicación absoluta entrada de instrucción sin alinear ciclo sin alinear: %d bytes en 0x%lx registro desalineado número de fichero %ld sin asignar llaves sin balancear en operando %d. paréntesis sin balancear en operando %d. no cerrado '(' fix que no se puede decodificar instrucción no decodificable en la instrucción frag combinación indefinida de operandos etiqueta local indefinida «%s» símbolo indefinido %s en reubicación PCR símbolo indefinido %s utilizado como un valor inmediato símbolo indefinido para el código operacional «%s» corrección inesperada %s directiva inesperada .cantunwind .cfi_inline_lsda no esperado directiva inesperada .handlerdata directiva inesperada .unwind_movsp tipo reubicado de 12-bit inesperado tipo reubicado de 18-bit inesperado expresión relativa PC inesperada reubicación TLS inesperada `«' o `»' inesperada dentro de expresión modo direccional inesperado para %s se especificó un bit inesperado tras APSR carácter inesperado `%c' dentro del tamaño elemental carácter inesperado `%c' en tipo de predicado carácter inesperado `%c' en el especificador de tipo caracteres inesperados continuando instrucción coma inesperada tras el nombre nemónico «%s» -- «%s» punto inesperado antes de operando opcional omitido final de fichero inesperado en irp o irpc final de fichero no esperado en la definición de macro «%s» fin de línea inesperada corrección inesperada constante negativo inesperado registro no esperado dentro del operando inmediato información inesperada de tamaño seccional desplazamiento operador inesperado clase de almacenamiento %d inesperada %d sin manipular
insn CFA sin manipular para el desenredo (%d) compostura de reubicación local %s sin manipular código de operando %d sin manipular compostura de reubicación %s en md_pcrel_from_section tipo reubicado %s sin manipular sin manipular: .proc %s,%d código operacional «%s» no implementado sufijo reubicable implementable segmento %s sin implementar en operando modificador de expresión toc32 no implementada modificador de expresión toc64 no implementada se utilizó un direccionamiento sin indizar en la instrucción de precarga desconocido argumento desconocido -mpid= '%s' desconoce valor .gnu_attribute deconoce sub-directorio .loc `%s' desconoce versión «%s» de ABI
desconoce DSP `%s' carácter prefijo DSP desconocido %c%s desconoce EABI «%s»
desconoce configuración FPU «%s»
desconoce nivel %s ISA desconoce ISA o arquitectura %s desconoce MCU: %s
desconoce abi «%s»
desconoce modo de direccionamiento %s desconoce nombre arq «%s»
desconoce extensión arquitectural «%s» desconoce arquitectura desconoce arquitectura %s arquitectura desconocida '%s' desconoce arquitectura «%s»
desconoce extensión de arquitectura «%s»
desconoce arquitectura: %s
desconoce argumento para .usepv desconoce base lineal «%s»
desconoce código condicional: %s desconoce constante `%c' desconoce cpu `%s' desconoce cpu = %s predeterminada, os = %s desconoce directiva escape '\%c' desconocido en la cadena; se descarta se pasó un tipo de ejecución desconocido a write_2_short() expresión desconocida en operando %s desconoce expresión en operando %s. Utilice #llo() #lhi() #hlo() o #hhi() desconoce tamaño arreglado desconoce abi de coma flotante «%s» desconocida
desconoce formato de coma flotante «%s»
desconoce mnemónico de coma flotante: «%s» desconoce prefijo de caracteres de coma flotante desconoce tipo de coma flotante '%c' desconoce FPU «%s» desconoce reubicación de grupo desconoce modo IT implícito «%s» , debe ser brazo, pulgar, siempre o nunca. desconoce instrucción «%s» desconoce interrupción %s mnemónico inválido `%s' -- `%s' desconoce mnemónico: «%s» desconoce código operacional código operacional desconocido «%s» desconoce código operacional %s desconoce código operacional «%s» código operacional desconocido «%s» código operacional o nombre de formato desconocido «%s» desconoce código operacional: %s código operacional desconocido: «%s» operando %s desconocido contador operacional desconocido operando de desplazamiento desconocido: %x
operando desconocido para .arch operador %s desconocido. ¿ Quiere decir X(Rn) ó #[hl][hl][oi](CONST) ? desconoce o invalida atributo seccional «%s» tipo seccional inválido o desconocido '%s' nombre de campo PSTATE desconocido o ausante operación nombrada desconocida o ausente desconocido o ausente opción a PSB nombre de registro de sistema ausente o desconocido parámetro desconocido a continuación de la directiva .SECTION: %s familia de procedimiento desconocido opción de análisis de perfil desconocida - se descarta. pseudo-operador desconocido: «%s» tipo de registro desconociodo %d (en %s) registro desconocido %s registro «%s» desconocido -- se descarta .req registro desconocido «%s» desconoce alias de registro «%s» reubicación desconocida (%u) modificador de reubicación desconocido atributo seccional %s desconocido desconoce atributo seccional '%c' función definida por el usuario %s desconocida operación vectorial desconocida: «%s» especificador desconocida de anchura `%c' operando desconocido/incorrecto desemparejado '[' directiva .end no coincidida pareja DCTI impredecible carga impredicible de par registrado -- «%s» transferencia impredecible con retroescritura -- «%s» no reconocido el tipo de CPU RX %s no reconocido el valor de alineamiento en la directiva .SECTION: %s no reconocido argumento a opción -mcpu: '%s' no reconocido el tipo de cpu «%s» instrucción %s no reconocida no reconocido modificador de tamaño de instrucción .%c versión no reconocida %d-bit de código operacional microMIPS no reconocido tipo .linkonce «%s» no reconocido atributo .section: requiere a,e,w,x,M,S,G,T o número no se reconoce la opción CPS no se reconocen los caracteres al final de la insn de procesamiento paralelo no reconocido el cpu por defecto «%s» no reconocido el nombre de emulación «%s» versión extendida de código operacional MIPS16 no reconocida marca no reconocida no se reconoce la opción fopt no reconocido código operacional código operacional no reconocido: «%s» opción no reconocida «%s» opción no reconocida -%c%s no reconocida psudo-instrucción %s nombre de registro no reconocido «%s» no reconocido el tipo reubicado no reconocido el sufijo de reubicación no reconocido el atributo seccional no se reconoce la orden seccional «%s» no reconocido el tipo seccional no reconocido el tipo seccional «%s» no reconoció un tipo estadístico '%c' símbolo sufijo no reconocido no reconocido el tipo simbólico «%s» no reconocido el modo de sintaxis «%s» no reconocida versión del código operacional de MIPS16 cuenta de repetición sin resolver o no positiva; se utiliza 1 expresión sin resolver que se debe resolver símbolo objetivo del ciclo sin resolver: %s se requiere un registro sin desplazar valor sin signo fuera del límite no se admite el tamaño de reubicación BFD %d no se admite el tamaño de reubicación BFD %u no se admite el tipo DC no se admite la alineamiento no se admite la alineamiento para la instrucción emisión no admitida no se admite el valor de byte; utilice un sufijo diferente constante no admitida en reubicación no se admite el tamaño de constante %d
no se admite el tamaño de compostura %d no se admite la opción %i en la directriz de línea no se admite la compostura fptr no se admite el tamaño de compostura fptr %d no admitió instrucción «%s» no se admite la constante large máscara no soportada informe seccional mbind no admitido: %s no se admite la reubicación no se admite la reubicación contra %s no se admite el tipo reubicado para el campo de desplazamiento DS no se admite el tipo reubicado no se admite el atributo seccional '%c' atributo seccional no apoyado ~ 'a' no admitida reubicación/sae estática sustracción simbólica no mantenida no se admite la sintaxis no admitió utilización de %s no admitió utilización de .ehword no admite la utilización de .gpdword no admite utilización de .gpword no se admiten el tamaño de la variable o el valor de relleno no se admite el registro de índice de vector no se admite con mnemónico Intel cadena sin terminar cadena sin terminar; se insertó una línea nueva until sin repeat código operacional de desenredo demasiado largo el marco desenredado tiene tamaño negativo el puntero de pila desenredado no está alineado a dobleword emplea -march=armv2 emplea -march=armv2a emplea -march=armv3 emplea -march=armv3m emplea -march=armv4 emplea -march=armv4t emplea -march=armv5 emplea -march=armv5t emplea -march=armv5te emplea -mcpu=all emplea -mcpu=arm1 emplea -mcpu=arm2 emplea -mcpu=arm250 emplea -mcpu=arm3 emplea -mcpu=arm6 emplea -mcpu=arm600 emplea -mcpu=arm610 emplea -mcpu=arm620 emplea -mcpu=arm7 emplea -mcpu=arm70 emplea -mcpu=arm700 emplea -mcpu=arm700i emplea -mcpu=arm710 emplea -mcpu=arm7100 emplea -mcpu=arm710c emplea -mcpu=arm710t emplea -mcpu=arm720 emplea -mcpu=arm720t emplea -mcpu=arm740t emplea -mcpu=arm7500 emplea -mcpu=arm7500fe emplea -mcpu=arm7d emplea -mcpu=arm7di emplea -mcpu=arm7dm emplea -mcpu=arm7dmi emplea -mcpu=arm7m emplea -mcpu=arm7tdmi emplea -mcpu=arm8 emplea -mcpu=arm810 emplea -mcpu=arm9 emplea -mcpu=arm920 emplea -mcpu=arm940 emplea -mcpu=arm9tdmi emplea -mcpu=iwmmxt emplea -mcpu=strongarm emplea -mcpu=strongarm110 emplea -mcpu=strongarm1100 emplea -mcpu=strongarm1110 emplea -mcpu=xscale emplea -mfpu=fpa10 emplea -mfpu=fpa11 emplea -mfpu=fpe use .code16 para asegurar el modo de direccionamiento correcto emplea -mfpu=softfpa ó -mfpu=softvfp usa puntero de marco utilice símbolos indirectos requiere `-dinamic' uso de PC en esta instrucción está obsoleto se utilizan casillas de estilo antiguo y nuevo para establecer el tipo de CPU se utilizan casillas de estilo antiguo y nuevo para establecer el tipo de FPU el uso de r13 es obsoleto el uso de r15 en blx en modo ARM no es realmente útil el uso de r15 en bx en modo ARM no es realmente útil el uso de r15 en bxj no es realmente útil usa revisión del tamaño de la pila se utilizó $%u sin ".set at=$%u" se utilizó $at sin ".set noat" empleando empleando `%s%s' en lugar de `%s%s' debido `%c' como sufijo empleando una anchura de campo de bit de cero los especificadores endian válidos son be o le valora %d está fuera de límite. Utilice #lo() o #hi() valora %ld fuera de límite valora 0x%I64x truncado a 0x%I64x valora 0x%llx truncado a 0x%llx valora 0x%lx truncado a 0x%lx valor 0x%x fuera de límite extendido. el valor no está en el límite [-0xffffffff, 0xffffffff] el valor no está en el límite [0, 0x7fffffff] el valor no está en el límite [0, 0xffffffff] valor de %ld fuera del límite de desubicación de byte. valor de %ld fuera del límite de desubicación de double word. valor de %ld fuera del límite de desubicación de word. valor de %ld es muy grande para ramificar 16-bit valor %ld es demasiado grande para la ramificación de 8-bit relativa al PC valor de %s es demasiado grande para el campo de %d byte en %s valor de %s es demasiado grande para el campo de %d bytes en %s valor fuera de límite valor fuera de límite: 0x%x valor almacenado para r%d es DESCONOCIDO valor demasiado grande para un campo de 1 byte valor demasiado grande para un campo de 2 bytes valor demasiado grande para caber en %d bits elemento vector debe ser constante vector registrador esperado se esperaba un tipo vector vista numérica no coincide memoria agotada el grupo vliw debe consistir de 1 insn core y 1 copro. aviso: el símbolo %s no tiene csect opciones ensamblador wasm32:
los sufijos de anchura son inválidos en modo ARM los sufijos de anchura son inválidos en modo ARM -- «%s» word de NOPs agregados entre multiply de word y multiply de 16-bit word de NOPs agregados entre multiply de word y load se debe usar retroescritura (!) para VLDMDB y VSTMDB retroescritura del registro base es IMPREDECIBLE retroescritura del registro base cuando está en la lista de registros es IMPREDECIBLE se utilicó retroescritura en la instrucción de precarga valor retroescritura debe ser una contante inmediata escribir o modificar # es impredecible escribir a APSR sin especificar una máscara de bit es obsoleto equivocación del argumento para .cfi_personality_id número equivocado de operandos número equivocado de operandos para «%s» registro equivocado en la lista de registros de coma flotante segundo argumento equivocado para .cfi_lsda segundo argumento equivocado para .cfi_personality tamaño de instrucción equivocado en una ranura de retardo ramificado a %u-bit tercer argumento equivocado para .cfi_val_encoded_addr fallo xtensa-isa: %s no se puede hacer `pop %scs' sólo debe especificar un tipo único se utilizó una reubicación zdaoff() en una instrucción que no la admite se asume cero para la expresión ausentente marca cero no es válida para esta instrucción se utiliza cero como valor inmediato {entrada estándar}